专利名称：采样保持电路以及使用该电路的流水线模数转换器的制作方法
技术领域：
本发明涉及使用开关电容器(switched capacitor)的采样保持电路以及使用它的流水线模数(AD)转换器。
背景技术：
图1显示了传统上使用的基本S/H(采样和保持)电路10。由运算放大器11、开关SW11、SW12、SW13、SW14、SW15、SW16、SW17、SW18、SW19和SW20以及由电容CS10、CS11、Cf10和Cf11组成的开关电容器构成S/H电路10。
Vag经由开关SW13连接到电容器CS10的一侧，而Vip经由SW11连接到电容器CS10的一侧。而另一端连接到运算放大器11的第一输入端。
此外，Vin经由SW12连接到电容器CS11的一侧，而Vag经由SW14连接到电容器CS11的一侧。另一端连接到运算放大器11的第二输入端。
运算放大器11的第一输出端经由SW16连接到第一输入端，而串联连接的SW17和电容器Cf10被并联到第一输入端和输出端。
运算放大器11的第二输出端经由SW20连接到第二输入端，而串联连接的SW19和电容器Cf11被并联到第二输入端和输出端。
这里，由时钟信号1(CK1)控制SW11、SW12、SW15、SW16、SW18和SW20的接通/断开，而由时钟信号2(CK2)控制SW13、SW14、SW17和SW19的接通/断开。
通过使用图2的操作定时波形来解释S/H电路10的操作。由图2所示的2相非重叠时钟信号(CK1，CK2)控制开关的接通/断开，并且由重置(采样)模式和放大(保持)模式两个阶段操作这些开关。
如图2A和图2B所示，在重置模式中，当将CK1设置在“H”电平，将CK2设置在“L”电平时，SW11、SW12、SW15、SW16、SW18和SW20变为接通(短路)，而SW13、SW14、SW17和SW19变为断开状态(开路)。
结果，运算放大器11的第一输入端和输出端以及第二输入端和输出端被短路，并且将运算放大器11偏置到具有最高增益的操作点(Vag)。
此外，将输入电压(Vip，Vin)充电到采样电容器CS用于Vag。充入采样电容器CS(CS10，CS11)和反馈电容器Cf(Cf10，Cf11)的电荷量(仅关注一侧的变化)变为下面方程Qcs＝CS(Vip-Vag)(1)Qcf＝0 (2)另一方面，在放大模式中，在图2A和图2B中，CK1变为“L”电平，而CK2变为“H”电平。结果，SW11、SW12、SW15、SW16、SW18和SW20断开，而SW13、SW14、SW17和SW19接通(短路)。结果，运算放大器11变为电容性反馈型放大器。
在运算放大器11的输入侧，SW13和SW14接通，输入端的开关被切换到Vag(端子)，而充入采样电容器CS(CS10，CS11)以及反馈电容器Cf(Cf10，Cf11)的电荷量变为如下方程Qcs＝0 (3)Qcf＝Cf(Von-Vag) (4)在重置模式和放大模式中的总体电荷量是恒定的，因此，输出电压Von变为Von＝(CS/Cf)*(Vip-Vag)+Vag (5)并且使用Vag作为参考和输出将输入电压的差值与电容率相乘。
在许多情况下，如图3所示的源极耦合对晶体管输入高增益运算放大器(source-coupled pair transistors input high gain operational amplifier)用于这样的开关电容器型运算放大器。由于其为理想的差分类型，因此，一般实践是检测输出信号的中间点电压，并且施加公共模式反馈(CMFB)来获得理想的输出操作点Vag。
另一方面，随着电压的最新降低，很难如图3所示垂直地堆叠多个晶体管。
如图3所示，PMOS晶体管Q51的源极连接到电压源VDD，而其漏极连接到PMOS晶体管Q52的源极。此外，PMOS晶体管Q51的栅极连接到偏压(Bias3)。PMOS晶体管Q52的漏极连接到NMOS晶体管Q53的漏极，而其栅极连接到偏压(Bias2)。NMOS晶体管Q53的源极连接到NMOS晶体管Q54的漏极，并且其栅极连接到偏压(Biasl)。NMOS晶体管Q54的栅极连接到Vin，其源极公共地连接到NMOS晶体管Q58的源极并连接到组成电流源的NMOS晶体管Q59的漏极，并且NMOS晶体管Q59的源极接地。
PMOS晶体管Q55的源极连接到电压源VDD，并且其漏极连接到PMOS晶体管Q56的源极。此外，PMOS晶体管Q55的栅极连接到偏压(Bias3)。PMOS晶体管Q56的漏极连接到NMOS晶体管Q57的漏极，而其栅极连接到偏压(Bias2)。NMOS晶体管Q57的源极连接到NMOS晶体管Q58的漏极，而其栅极连接到偏压(Biasl)。NMOS晶体管Q58的栅极连接到Vip，而其源极公共地连接到NMOS晶体管Q54的源极。
NMOS晶体管Q53和NMOS晶体管Q57的漏极连接到CMFB(公共模式反馈)电路51，并且连接到输出Vop和Von。
此外，CMFB电路51的输出端连接到NMOS晶体管Q59的电流源的栅极，并且控制电流量。
如上所述，运算放大器50具有含有垂直堆叠的MOS晶体管的源极耦合对晶体管的输入配置。其具有可以将其输出电阻做得很大的优点，但是却牺牲了运算放大器50的输出的动态范围。为此，存在采用折叠配置的情况，但是这具有总体电流效率低的缺陷。
与之相反，在图4中显示了通过采用具有源极接地型输入级的运算放大器的适合降低电压的采样保持电路100的电路配置的实例。
电流源I100的一侧连接到电压源VDD，而另一侧连接到NMOS晶体管Q100的漏极。NMOS晶体管Q100的源极接地，在栅极和漏极之间连接SW106，并且将串联的SW107和电容器Cf100与之并联。这些电容器Cf100和SW107的公共连接点经由SW105连接到Vag。
此外，电流源I101的一侧连接到电压源VDD，而NMOS晶体管Q101的漏极连接到另一侧。NMOS晶体管Q101的源极接地，SW108连接在栅极和漏极之间，并且将串联连接的SW109和电容器Cf101与之并联。这些电容器Cf101和SW109的公共连接点经由SW110连接到Vag。
NMOS晶体管Q100的栅极连接到电容器CS100，还经由SW101连接到Vip，并且经由SW103连接到Vag。
NMOS晶体管Q101的栅极连接到电容器CS101，还经由SW102连接到Vin，并且经由SW104连接到Vag。
如上所述，使用两个源极接地放大器(Q100，Q101)，它们以伪差分形式运行。在电流源上不偏置输入级对晶体管，因此可以确保一个晶体管输出的较大动态范围。此外，通过由电流源(I100，I101)从负载侧偏置来确定输出操作点，因此不需要常规运算放大器中的CMFB电路。
然而，在使用接地源极的以上运算放大器中，通过频率确定gm(晶体管导电性)，因此不能期望进一步降低功率消耗。此外，具有接地源极的运算放大器的电特性随输入的公共电压的波动而改变。另外，以与差分信号分量相同的方式放大公共电压的波动量。为此，存在输出点上的操作从原始操作点波动的缺陷，并且这缩小了输出的动态范围。
专利文档1日本专利公开HEINo.5-14199专利文档2日本专利公开No.2000-201054非专利文档1Daisuke Miyazaki et al.，“A 10-b 30-MS/s LOW-POWERPipelined CMOS A/D Converter Using a Pseudo Differential Architecture”，IEEEJOURNAL OF SOLID-STATE CIRCUIT，VOL.38，No.2，pp.370-373，FEBUARY 2003。
发明内容
本发明要解决的技术问题考虑以上问题做出本发明，其能够降低接地源极运算放大器的功率消耗，并且提供采用具有抵抗输入公共波动的源极接地输入晶体管的运算放大器的采样保持电路以及使用该电路的AD转换器。
用于解决问题的装置本发明具有第一开关，被提供有第一参考信号并由第一控制信号操作接通/断开；第二开关，被提供有第一输入信号并由第二控制信号操作接通/断开；第三开关，被提供有第二参考信号并由所述第一控制信号操作接通/断开；第四开关，被提供有第二输入信号并由所述第二控制信号操作接通/断开；第一电容器，响应于所述第一和第二控制信号从所述第一和第二开关交替地向其提供信号；第二电容器，响应于所述第一和第二控制信号从所述第三和第四开关交替地向其提供信号；第一放大器，其使所述第一和第二电容器的输出连接到第一和第二输入端，放大所述输出，并且将其从第一和第二输出端输出；第五开关和第三电容器，连接在所述第一输入端和第一输出端之间；第六开关和第四电容器，连接在所述第二输入端和第二输出端之间；连接在所述第一放大器的第一和第二输出端以及参考电源之间的第一和第二可变电流源；和操作设置电路，被提供有所述第二控制信号并在提供第二控制信号期间固定所述放大器的操作状态。
替代地，本发明具有第一、第二、第三、第四、第五和第六开关，其由采样频率相等并互不重叠的第一和第二时钟信号控制，并且在所述第一时钟接通时的时间点上变为接通状态，第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器；用于将负反馈施加到运算放大器的电容器和用于经由所述第三或第四开关采样输入信号的电容器，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，通过2组源极接地输入级和2组电流源配置所述运算放大器，将通过所述第二时钟变为接通状态的开关插入在每一级中，并且与所述第二时钟同步将输入晶体管的偏置电流值和栅极宽度大小与(n+1)相乘[n＞0，整数]。
替代地，本发明具有第一开关，被提供有第一参考信号并由第一控制信号操作接通/断开；第二开关，被提供有第一输入信号并由第二控制信号操作接通/断开；第三开关，被提供有第二参考信号并由所述第一控制信号操作接通/断开；第四开关，被提供有第二参考信号并由所述第二控制信号操作接通/断开；响应于所述第一和第二控制信号从所述第一和第二开关交替地向其提供第一输出信号的第一电容器；响应于所述第一和第二控制信号从所述第三和第四开关交替地向其提供所述第二输出信号的第二电容器；第一放大器，其使所述第一和第二电容器的输出连接到第一和第二输入端，放大所述输出，并且将其从第一和第二输出端输出；第五开关和第三电容器，连接在所述第一输入端和第一输出端之间；第六开关和第四电容器，连接在所述第二输入端和第二输出端之间；校正电路，向其提供所述第一和第二输入信号以及第三参考信号，并且响应于所述第二控制信号向所述第三和第四电容器输出用于校正所述第一放大器的操作的校正信号；和操作设置电路，被提供有所述第二控制信号并在提供第二控制信号期间固定所述放大器的操作状态。
替代地，本发明具有第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，而第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器；用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，并且还提供根据所述参考电压将所述输入信号和校正电压连接到所述第五和第六开关的前馈电路。
替代地，本发明具有第一开关，被提供有第一参考信号并由第一控制信号操作接通/断开；第二开关，被提供有第一输入信号并由第二控制信号操作接通/断开；第三开关，被提供有第二参考信号并由所述第一控制信号操作接通/断开；第四开关，被提供有第二参考信号并由所述第二控制信号操作接通/断开；第一电容器，响应于所述第一和第二控制信号从所述第一和第二开关交替地向其提供信号；第二电容器，响应于所述第一和第二控制信号从所述第三和第四开关交替地向其提供信号；放大器，其使所述第一和第二电容器的输出连接到第一和第二输入端，放大所述输出，并且将其从第一和第二输出端输出；第五开关和第三电容器，连接在所述第一输入端和第一输出端之间；第六开关和第四电容器，连接在所述第二输入端和第二输出端之间；校正电路，向其提供所述第一和第二输入信号以及第三参考信号，并且响应于所述第二控制信号向所述第三和第四电容器输出用于校正所述第一放大器的操作的校正信号；和操作设置电路，被提供有所述第二控制信号并在提供第二控制信号期间固定所述放大器的操作状态。
替代地，本发明是采样保持电路，包括第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，而第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器；用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在所述采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，并且在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，并且还提供根据所述参考电压将所述采样保持电路的公共输出和校正电压连接到所述第五和第六开关的前馈电路。
本发明是流水线AD转换器级联，其连接多个AD转换子块，每个子块由用于将模拟信号转换为数字代码的AD转换器、用于将AD转换器输出的数字代码转换为模拟值的DA转换器和用于将施加到所述AD转换为的模拟信号和从所述DA转换器输出的模拟信号之间的差乘以2(a-1)[aAD转换器的分辨率]并将其输出的采样保持电路，其中所述采样保持电路具有第一、第二、第三、第四、第五和第六开关，其由采样频率相等并互不重叠的第一和第二时钟信号控制，并且在所述第一时钟接通时的时间点上变为接通状态，第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器；和用于经由所述第三或第四开关采样输入信号的电容器，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，通过2组源极接地输入级和2组电流源配置所述运算放大器，将通过所述第二时钟变为接通状态的开关插入在每一级中，并且与所述第二时钟同步将输入晶体管的偏置电流值和栅极宽度大小与(n+1)相乘[n＞0，整数]。
本发明是流水线AD转换器级联，其连接多个AD转换子块，每个子块由用于将模拟信号转换为数字代码的AD转换器、用于将AD转换器输出的数字代码转换为模拟值的DA转换器和用于将施加到所述AD转换为的模拟信号和从所述DA转换器输出的模拟信号之间的差乘以2(a-1)[aAD转换器的分辨率]并将其输出的采样保持电路，其中所述采样保持电路具有第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，而第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器；用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，将用于检测所述输入信号的公共电压和所述参考电压之间的差，同时将差值电压放大所述采样电容和反馈电容的比值那么多倍的电路的输出连接到所述第五和第六开关，并且该电路的极性与所述运算放大器的极性相反。
本发明是流水线AD转换器级联，其连接多个AD转换子块，每个子块由用于将模拟信号转换为数字代码的AD转换器、用于将AD转换器输出的数字代码转换为模拟值的DA转换器和用于将施加到所述AD转换为的模拟信号和从所述DA转换器输出的模拟信号之间的差乘以2(a-1)[aAD转换器的分辨率]并将其输出的采样保持电路，其中所述采样保持电路具有第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，而第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器；用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在所述采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，并且在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，将用于检测所述输入信号的公共电压和所述参考电压之间的差，同时将差值电压放大所述采样电容和反馈电容的比值那么多倍的电路的输出连接到所述第五和第六开关，并且该电路的极性与所述运算放大器的极性相反。
本发明效果本发明的采样保持电路通过使用开关根据操作模式切换放大器的电流源和放大使用晶体管的大小，并且使操作电流可变，使得可以降低操作平均电流。
此外，通过在流水线AD转换器中使用该采样保持电路，可以降低功率消耗。
本发明的采样和保持电流增加输出动态范围，此外可以通过在放大器中提供前馈电路来抑制输入公共模式波动。
此外，通过在流水线AD转换器中使用该采样保持电路，可以实施抵抗公共模式波动的稳定转换操作。
本发明得采样保持电路可以通过在放大器中提供反馈电路来抑制输入公共模式波动。
此外，通过将放大器配置为源极接地型，可以增加输出动态范围。
此外，通过在流水线AD转换器中使用该采样保持电路，可以实施抵抗公共模式波动的稳定转换操作。
图1是显示常规实例的采样保持电路的电路图。
图2是用于解释图1所示的采样保持电路的操作的操作定时图。
图3是显示在图1所示的采样保持电路中使用的放大器的电路配置的电路图。
图4是显示常规实例的另一采样保持电路的配置的电路图。
图5是显示本发明的采样保持电路的配置的总体方框图。
图6是用于解释图5所述的采样保持电路的操作定时图。
图7是显示本发明的采样保持电路的配置的总体方框图。
图8是显示公共模式和/或图7所示的采样保持电路中形成的前馈电路配置的电路图。
图9是用于解释图8所示的采样保持电路的操作的操作定时图。
图10是显示本发明的采样保持电路的配置的总体方框图。
图11是显示公共模式和/或图10所示的采样保持电路中形成的前馈电路配置的电路图。
图12是显示流水线AD转换器的配置的总体方框图。
图13是显示在图12所示的流水线AD转换器中使用的MDAC电路的配置的电路图。
图14是显示在图12所示的流水线AD转换器中使用的另一MDAC电路的配置的电路图。
图15是显示在图12所示的流水线AD转换器中使用的另一MDAC电路的配置的电路图。
附图标记说明10、100、150、200、300、414、421…S/H(采样和保持)电路，11…放大器，50、251、351…运算放大器(放大器)，51、302、350…CMFB(公共模式反馈)电路，202、250…CMFF(公共模式前馈)电路，400…流水线AD转换器，402A到402N、403A到403N…输入电路，410、422A到422D…MDAC(乘法DAC)，411…AD转换器(ADC)，412…DA转换器(DAC)，413…减法器和423…纠错/时钟产生电路。
具体实施例方式
(实施例1)在图5中显示根据本发明的采样保持电路50。
电流源I151的一侧连接到电压源VDD，另一侧连接到NMOS晶体管Q151的漏极，并且将串联连接的电流源I153和开关SW163并联到电流源I151。电流源I153是用于流过电流源I151的n倍电流的电流源。NMOS晶体管Q151的源极接地，在栅极和漏极之间连接SW156。将串联连接的SW157和电容器Cf151并联到它。经由SW155将这些电容器Cf151和SW157的公共连接点连接到Vag。
与配置伪差分电路的NMOS晶体管Q151并联地提供源极接地型NMOS晶体管Q153，其栅极公共地连接到Q151的栅极，并且漏极经由SW161连接到Q151的漏极。
此外，电流源I152的一侧连接到电压源VDD，而另一侧连接到NMOS晶体管Q152的漏极。此外，与电流源I152并列，串联连接电流源I154和SW164。电流源I154是用于通过电流源I152的n倍电流的电流源。
NMOS晶体管Q152的源极接地，SW158连接在栅极和漏极之间，并且将串联连接的SW159和电容器Cf152与之并联。将这些电容器Cf152和SW159的公共连接点经由SW160连接到Vag。
此外，以与NMOS晶体管Q153相同的方式配置NMOS晶体管Q154。也就是，与NMOS晶体管Q152并联地提供源极接地型NMOS晶体管Q154，其栅极公共连接到Q152的栅极，并且漏极经由SW162连接到Q152的漏极。
这里，在将NMOS晶体管Q153和Q154的栅极宽度设置为NMOS晶体管Q151和Q152的栅极宽度的n倍，并且在NMOS晶体管Q151和Q152中流过的漏极电流是I0的情况下，漏极电流n*I0流过。
NMOS晶体管Q151和Q153的栅极连接到电容器CS151，进一步经由SW151连接到Vip，并经由SW153连接到Vag。
NMOS晶体管Q152和Q154的栅极连接到电容器CS152，进一步经由SW152连接到Vin，并经由SW154连接到Vag。
然后，NMOS晶体管Q151和Q152的漏极连接到输出Von和Vop。
接下来，通过使用图6所示的定时波形来解释图5所示的本发明的采样保持电路150的基本操作。
在图6A中，在重置模式时间，CK1变为“H”电平，而图6B的CK2变为“L”电平。关于此时的开关，SW151、SW152、SW155、SW156、SW158和SW160处于接通状态，而SW153、SW154、SW157、SW159、SW161、SW162、SW163和SW164处于断开状态。
SW163和SW164变为断开，因此NMOS晶体管Q151和Q152的电流源是具有电流值I0的I151和I152。这些作为漏极电流经由源极流向地。
此外，SW161和SW162变为断开，因此，如上所述，仅有NMOS晶体管Q151和Q152操作。
短路NMOS晶体管Q151和152的输入/输出端的栅极和漏极，所以该晶体管作为MOS二极管操作。
SW157和SW159变为断开，因此将Vag电压提供到反馈电容器Cf151和Cf152并预充电这些电容器。
在运算放大器的输入侧，SW151和SW152处于接通状态，并且被短路，因此，将Vip提供到输入电容器CS151，并且关于NMOS晶体管Q151(MOS二极管)的Vgs进行充电。
另一方面，经由SW152将Vin提供到输入电容CS152，并且充入NMOS晶体管Q152(MOS二极管)。
以这种方式，本电路通过在采样保持电路处于重置模式时切换开关来降低电流量，同时将晶体管的大小(栅极宽度)乘以1/(n+1)来使电流密度总是相等。
这是因为当仅改变电流值，但是不随之改变晶体管的大小时，栅极和源极之间的电压Vgs的幅度改变，并且等效于输入的公共电压的变化。结果，由于在源极接地型放大器的输入级中放大该改变量，因此出现输出操作点漂移的问题。
为了防止该问题，在本发明的配置中，提供开关，并且使晶体管的大小可变，使得当切换电流源时电流密度恒定。
接下来，将解释放大模式的定时。在图6A中，CK1处于“L”电平，而在图6B中，CK2处于“H”电平。
此时，SW151、SW152、SW155、SW156、SW158和SW160断开，并且SW153、SW154、SW157、SW159、SW161、SW162、SW163和SW164接通。
SW163变为接通，因此电流源变为Q151和I153的总体的(1+n)*I0。该电流流在源极接地NMOS晶体管Q151和Q153中。此外，SW164还变为接通，因此电流源的漏极电流(I152和I154的总体的(1+n)*I0)流在NMOS晶体管Q152和Q154中。
关于DC，NMOS晶体管Q151和Q153以及Q152和Q154的输入/输出端的栅极和漏极变为开路(open)，由此晶体管从二极管变为放大器。
经由SW153向输入电容器CS151提供Vag。然后，反馈电容器Cf151存储与通过将增益(CS151/Cf151)与输入电压Vin到Vag的电压差相乘获得的电压以及在Cf151中预充入的电荷对应的电荷。
以相同的方式，经由SW154将Vag提供到输入电容器CS152。反馈电容器Cf152存储与通过将增益(CS152/Cf152)与输入电压Vin到Vag的电压差相乘获得的电压以及在Cf152中预充入的电荷对应的电荷。
如上所述，在放大模式时，与重置模式时相比，将电流源的操作电流乘以(1+n)，然后晶体管的大小随之乘以(1+n)，因此可以实现高速操作，并且此时栅极和源极之间的Vgs可以保持恒定，所以可以防止与输入侧的公共模式对应的相同相位电压的波动。
此外，通过在重置模式中产生操作电流I0，在放大模式中将I0乘以(1+n)，并且根据操作模式切换电流值来获得高效操作，可以降低平均操作电流。
显示了使用NMOS晶体管的上述实施例的采样保持电路150的实例。除了该实例，还可以由PMOS晶体管配置该电路，并且可以由使用绝缘栅极的FET进行配置。
(实施例2)接下来，在图7中显示作为本发明另一实施例的采样保持电路200。这里用相同的注释标记指示与图5的元件相同配置的元件。此外，该采样保持电路200具有通过将公共模式前馈(CNFF)电路添加到通过删除图5的一部分形成的电路而获得的配置。
下面，为了简化电路配置及其说明，仅显示一个MOS晶体管作为源极接地晶体管，但是可以通过使用开关来并联其它MOS晶体管，并且还可以在与之对应的恒定电流源中并联地提供开关(SW)和电流源。
CMFF电路202的输入端连接到Vip和Vin，并且还连接到Vag。CMFF电路202的输出端经由SW155和SW160连接到电容器Cf151和SW157的公共连接点以及电容器Cf152和SW159的公共连接点。其它电路配置与图5的采样保持电路150相同，所以这里省略其描述。
接下来通过使用图6所示的定时波形来解释图7所示的采样保持电路200的基本操作。
在图6A中，在重置模式中，CK1变为“H”电平，而图6B的CK2变为“L”电平。关于此时的开关，SW151、SW152、SW155、SW156、SW158和SW160处于接通状态，而SW153、SW154、SW157和SW159处于断开状态。
结果NMOS晶体管Q151和Q152的输入/输出端的栅极和漏极被短路。
SW151和SW152接通并被短路，因此将Vip和Vin提供到输入电容器CS151和CS152并被充电。另一方面，还将这些Vin和Vip提供到CMFF电路202。CMFF电路202具有检测电压Vag和输入公共电压(Vcmn＝(Vin+Vip)/2)之间的差值，并且将该差值电压放大到采样保持电路的增益(这里，CS151/Cf151)的倍数的功能。将在CMFF电路202中产生的校正信号的VCMMD经由SW155和SW160施加到Cf151和SW157的公共连接点以及Cf152和SW159的公共连接点。
在重置模式的情况下，SW157和SW159变为截止，因此，在反馈电容器Cf151中，VCMMD被充入到NMOS晶体管Q151的Vgs。在反馈电容器Cf152中，VCMMD被充入到NMOS晶体管Q152的Vgs。
此外，经由SW151将Vip提供到输入电容器CS151，并且关于NMOS晶体管Q151的Vgs充电输入电容器CS151。
另一方面，经由SW152将Vin提供到输入晶体管CS152，并且于MOS晶体管Q152的Vgs充电输入电容器CS152。
以这种方式，当采样保持电路处于重置模式时，该电路经由开关(SW)155和开关(SW)160将其校正电压VCMMD预先预充入到反馈电容器Cf151和Cf152。
接下来，将解释放大模式。在图6A中，CK1处于“L”电平，而在图6B中，CK2处于“H”电平。
此时，SW展现出与重置模式时间相反的操作状态。结果，NMOS晶体管Q151和Q152的输入/输出端以及栅极和漏极关于DC变为断开，并且操作变为放大状态。
通过切换输入端的开关，从Vip和Vin到Vag的变化量经由输入电容器CS151和CS152传送到NMOS晶体管Q151和Q152。将变化量乘以CS151/Cf151(或CS152/Cf152)并且输出Vop和Von。此时，如前所述，在Cf151和Cf152中，预先预充电VCMMD，因此将该校正电源添加到输出电压源。
例如，假设在输入公共点中出现波动ΔV，在放大模式中采样保持电路的输出操作点波动-ΔV(Cs/Cf)。与此相反，通过在CMFF电路202产生ΔV(Cs/Cf)并在采样保持电路的重置模式中将其预先预充电到反馈电容器，在放大模式中波动量相互抵消，因此，运算放大器的操作点将不改变。
作为以上实施例的采样保持电路200，显示了使用NMOS晶体管的实例，但是除了这些，可以由PMOS晶体管配置该电路，并且可以由其它绝缘栅极场效应管进行配置。
(实施例3)
图8显示本实施例的CMFF电路250。CMFF电路250对应于之前解释的采样保持电路200中配置的CMFF电路202。在图9中显示用于解释其操作的定时。提供到CMFF电路250(202)的时钟信号(CK3、CK4)作为采样保持电路200的控制时钟信号(CK1、CK2)的反相时钟操作。
在图8中，被提供有Vin的输入端连接到SW251的一端，而SW251的另一端连接到电容器CS250。此外，该SW251和电容器CS250的公共连接点经由SW253连接到Vag。
被提供有Vip的输入端连接到SW252的一端，而SW252的另一端连接到电容器CS251。此外，该SW252和电容器CS251的公共连接点经由SW254连接到Vag。
电容器CS250和CS251的另一端公共地连接，并且连接到运算放大器251的一个输入端。该运算放大器251的另一个输入端连接到Vag。SW256连接在运算放大器251的输出端和一个输入端之间，并且进一步将串联连接的电容器Cf250和SW255与SW256并联。电容器Cf250和SW255的公共连接点经由SW257连接到Vag。
当CMFF电路处于重置模式时，图7所示的采样保持电路200处于放大模式，并且图9的CK2处于“H”电平。在图9A到图9D中显示其关系。在图9C和图9D中，当CK3处于“H”电平时，CK4变为“L”电平，因此SW253、SW254、SW256和SW257变为接通，而SW251、SW252和SW255变为断开。
因此，SW253和SW254接通并连接到Vag，并且将Vag输入到CMFF电路250的采样电容器CS250和CS251，但是运算放大器251的输入/输出端是Vag，因此不存储电荷。
接下来，当CMFF电路250处于放大模式时，CK3变为“L”电平，并且CK4变为“H”电平(图9C，图9D)。结果，SW253、SW254、SW256和SW257变为断开，并且SW251、SW252和SW255变为接通。
SW251和SW252变为接通，将Vin和Vip提供到CS250和CS251，并且将通过相加这些而获得的平均电压(Vin+Vip)/2输出到电容器CS250和CS251的公共连接点，并且提供到运算放大器251的一个输入。运算放大器251的另一个输入连接符Vag，因此该公共电压(＝(Vin+Vip)/2)和Vag之间的差值与(CS250+CS251)/Cf250相乘，并且将其从运算放大器251的输出Vo作为VCMMD电压输出。在CMFF电路250中，预先采样Vag，然后执行到输入电压的切换，因此公共电压的变化量具有与在采样保持电路中发生的公共变化量相同的幅度，但是具有不同的极性。
注意，对于确定CMFF电路250的增益的采样电容CS250和CS251，不需要使用相同值来作为在采样保持电路中使用的电容。这些CS250、CD251和Cf250可以具有与采样保持电路200中使用的那些几乎相同的电容比值。与采样保持电路的输入电容器CS151和CS152相比，可以选择具有较小值的CS250和CS251，并且与反馈电容器Cf151和Cf152相比，可以选择具有较小值的Cf152。
此外，以相同的方式，运算放大器251的增益不必是高增益。作为CMFF电路202的总体增益，与采样保持电路200的增益一致就足够了。
(实施例4)接下来，在图10中显示本发明的另一实施例的采样保持电路300。在图10的电路中，向与图5相同的组成部分赋予相同的注释。
采样保持电路300具有图7所示的采样保持电路200，而用连接在MOS晶体管Q151和Q152的输出以及SW155和SW160之间的CMFB电路302来代替CMFF电路202，因此该CMFB电路302还接收Vag作为输入。
接下来，将通过使用图6的定时波形来解释图10所示的根据本发明实施例的具有源极接地对晶体管的运算放大器。
将解释重置模式情况下的操作。在图6A中，CK1变为“H”电平，而图6B的CK2变为“L”电平。在此时的开关操作与上述图7的开关操作相同。
结果，NMOS晶体管Q151和Q152的输入/输出端的栅极和漏极被短路，并且晶体管作为MOS二极管运行。此外，在此时，将输入电容器CS151和CS152以及MOS晶体管(二极管)Q151和Q152的连接点的电压固定在Vgs，并且这些连接点的阻抗变为低。
SW151和SW152接通被短路，因此将Vip和Vin提供到输入电容器CS151和CS152，并且关于MOS二极管Q151和Q152充电。另一方面，CMFB电路302将电压Vag与在当前周期(循环)之前半个周期(循环)的放大模式时从采样保持电路输出的输出电压的公共电压(Vcmn＝(Von+Vop)/2)之间的差值经由SW155和SW160输出到Cf151和Cf152来作为VCMMD电压。
此外，经由SW151将Vip提供到输入电容器CS151并在CS151中关于MOS二极管(Q151)的Vgs充电。以相同的方式，还在输入电容器CS152中，关于MOS二极管(Q152)的Vgs充电Vin。
接下来，将解释放大模式的时间。在图6A中，CK1变为“L”电平，而图6B的CK2变为“H”电平。在此时的开关操作变为与重置模式时的操作相反。
结果，NMOS晶体管Q151和Q152的输入/输出端的栅极和漏极关于DC断开，并且变为放大操作状态。
将Vag从SW153和SW154提供到输入电容器CS151和CS152。将与在重置时充入的电压(Vip，Vin)相关的变化量传送到运算放大器。另一方面，由于SW155和SW160断开，因此不将来自CMFB电路302的输出电压提供到SW157和Cf151的公共连接点以及SW159和Cf152的公共连接点。
然而，反馈电容器Cf151和Cf152已经存储了与在重置模式中从CMFB电路302输出的差分电压(Von+Vop)/2和Vag对应的公共模式校正电压VCMMD。该VCMMD电压用于校正在放大模式中的输出操作点。
结果，将VCMMD加到通过将Vip和Vag之间的差值乘以增益CS151/Cf151而获得的值，并且将结果输出。此外，也对应NMOS晶体管Q152，作为Cf152的输出侧的电压，将VCMMD加到通过将Vin和Vag之间的差值乘以增益CS152/Cf152而获得的值，并且将结果输出。
以这种方式，当假设在放大模式(例如第n放大模式)中在输出公共点中出现ΔV的波动时，CMFB电路302产生-ΔV。在下一重置模式(例如第n+1重置模式)时，通过预充电反馈电容器，在下一放大模式(例如第n+1放大模式)时，波动量相互抵消，而运算放大器的操作点将不改变。
应该注意的是，如上所述，在采样保持电路300的放大模式时从电压(Von，Von)检测公共电压的偏差，因此，在当前周期(循环)后一个周期(循环)的放大模式中执行变化量的校正。
下面，以相同的方式，交替重复重置操作和放大操作。
以这种方式，当采样保持电路处于重置模式状态时，CMFB电路302经由开关(SW)155和开关(SW)160预先在反馈电容的电容器Cf151和Cf152中充入作为公共模式校正用VCMMD电压的差值电压。
作为以上实施例的采样保持电路300，显示了使用NMOS晶体管的实例，但是除了它们，可以由PMOS晶体管配置该电路，并且还可以由其它绝缘栅极场效应管进行配置。
(实施例5)图11显示实施例的CMFB电路350(302)。由与采样保持电路的控制时钟信号(CK1，CK2)的反相时钟(CK3，CK4)操作该CFMB电路350。
在图11中，被提供有采样保持电路(300)的负输出电压Von的输入端(Vin)连接到SW351的一端，而SW351的另一端连接到电容器CS350。此外，这些SW351和电容器CS350的公共连接点经由SW353连接到Vag。
被提供有采样保持电路(300)的正输出电压Vop的输入端(Vin)连接到SW352的一端，而SW352的另一端连接到电容器CS351。此外，这些SW352和电容器CS351的公共连接点经由SW354连接到Vag。
电容器CS350和CS351的另一端公共地连接，并且连接到运算放大器351的一个输入端，并且该公共连接点经由SW355连接到Vag。运算放大器351的输出端连接到其它输入端，并且该电路配置形成电压跟随电路。
将通过使用图9和图11解释CFMB电路350的操作。当采样保持电路300处于放大模式时，CMFB电路350处于重置模式，CK3变为“H”电平，而CK4变为“L”电平(图9C，图9D)。结果，SW351、SW352和SW355变为接通，而SW353和SW354变为断开。
SW351和SW352以及SW355变为接通，并且将采样保持电路的输出电压Von和Vop提供到CS350和CS351，并且关于Vag充电。
接下来，当采样保持电路300处于重置模式，并且当CFMB电路350处于放大模式时，CK3变为“L”电平，而CK4变为“H”电平(图9C，图9D)。结果，SW351、SW352和SW355变为断开，而SW353和SW354变为接通。
SW353和SW354变为接通，因此将Vag提供到输入电容器CS350和CS351，并且将来自采样保持电路的之前充电的输出电压的变化量传送到电压跟随电路的输入端。结果，由于输入电容器CS350和CS351公共连接，因此从电压跟随电路输出这些改变量的均值(Von+Vop)/2。
当前CMFB电路350预先对采样保持电路300的Von和Vop的输出电压进行采样，然后切换到Vag，因此，虽然其幅度与在采样保持电路10的输出中发生的公共变化量相同，但是它们的极性不同。
当采样保持电路300处于重置模式时，该CMFB电路350经由SW155和SW160向反馈电容器Cf151和Cf152预充电当前周期(循环)之前半个周期(循环)的固定模式时的输出公共模式电压与Vag之间的差值。
以这种方式，通过预先在采样和保持的重置时充电反馈电容器，在下一放大模式时波动量相互抵消，由此防止运算放大器的操作点改变。
注意，为了检测在采样保持电路300的放大模式时自输出电压的公共电压的偏差，在当前周期(循环)后的一个周期(循环)的放大模式中校正变化量。
(实施例6)图12显示流水线AD转换器400的实例。在初始级中，布置采样和保持(S/H)电路421，之后根据分辨率(resolution)级联n位/级位块(stage bit block)(422A，422B，422C、422D…)。在纠错/时钟产生电路423处将从位块AD转换的数字数据彼此相加，并且在纠错后输出。
n位/级位块(422A，422B，422C、422D…)具有n位ADC 411和DAC412和用于将输入模拟电压和从DAC 412再现的输出电压之间的差放大2(n-1)倍的采样保持电路414。可以由在流水线ADC(转换器)中频繁使用的称为MDAC(乘法DAC)410的一个电路实现DAC、减法器、放大器和保持电路。在该MDAC 410中，可以应用本发明的实施例的三种S/H电路(150，200，300)。
接下来，将解释该流水线AD转换器400的基本操作。当将模拟输入信号(模拟in)输入端采样和保持(S/H)电路421时，在采样周期，与采样时钟同步采样模拟信号。在下一定时(时钟)保持经采样的模拟信号。
将在S/H电路421中保持的信号输入到位块422A中，使用预定的精度(位)将模拟信号转换为数字信号。作为AD转换器411的位精度，存在1.5位或2、3或4位等，并且在每个位块中选择性使用精度。
将闪速型配置用于AD转换器411的配置。其执行高速操作，使得可以实现流水线操作。为此，比较器的数量与位数的2次幂成比例。因此，尽量降低位数。比较器的数量在1.5位时变为2，在2位时变为3，在3位时变为7…。比较器的数量越大，芯片面积越大。因此考虑位块级的数量和位精度来确定它。
将在AD转换器411被转换为数字信号的数据提供到图12所示的纠错/时钟产生电路423，并且将其提供到配置MDAC 410的DA转换器412。
在DA转换器将数字信号转换为模拟信号，并且提供到减法器413，其中将其减去所保持的输入模拟信号。即，输出通过从输入模拟信号减去高有效位(422A)获得的信号作为从该减法器413输出的信号。将该差值信号提供到S/H电路414，将增益与2的(n-1)次幂相乘，然后保持经放大的信号。
接下来，将在位块422A的S/H电路414处保持的模拟信号提供到下一级的位块422B，执行在422A中解释的相同操作，并且进一步执行精细量化。下面，与从纠错/时钟产生电路输出的时钟定时同步地重复该操作。
上述每个位块具有采样和保持功能，因此位块关于根据时间连续的输入信号顺序地执行转换，并且高速转换操作是可能的。即，例如当位块422A执行AD转换操作时，在下一转换操作中位块422B执行在由位块422A进行信号AD转换之前一次采样的模拟信号的AD转换。
以这种方式，同时地AD转换以位块的精确级数的时间顺序采样的模拟信号，并且可以与时钟定时同步从纠错/时钟产生电路423中提取经AD转换的数据作为后续数字数据。
(实施例7)图13显示MDAC450的另一实施例。如图12所示，在MDAC 450中，由一个电路实现DA转换器412、减法器413和S/H电路414的功能。向图13中具有与图5的S/H电路150相同配置的MDAC 450的元件赋予相同的注释。
此外，S/H电路具有与图5相同的电路配置，因此省略其说明，并且将主要提供连接到其输入的DA转换器(412)的说明。
配置源极接地的NMOS晶体管Q151的栅极连接到输入电路402A、402B、…402N。例如，将该栅极连接到该输入电路402A的电容器CS402A，并且经由SW402AA连接到输入信号Vip，并且经由SW402AB和SW402AC连接到参考电压VT和VB。以相同的方式连接402B、…、402N。
NMOS晶体管Q152的栅极连接到输入电路403A、403B、…、403N。例如，将该栅极连接到配置该输入电路403A的电容器CS403A，并且经由SW403AA连接到输入信号Vin，并且经由SW403AB和SW403AC连接到参考电压VT和VB。此外，以相同的方式连接输入电路403B、…、403N。
NMOS晶体管Q151和Q153以及Q152和Q154的漏极连接到输出Von和Vop。
根据位块的AD转换的分辨率提供在输入电路402A、402B、…、402N以及403A、403B、…、403N中提供的电容器CS402A到402N以及CS403A到403N，并且响应于位块的AD的温度计码输出(thermometer code output)连接到参考电压VT或VB。
接下来，将解释MDAC 450的操作。现在假设在AD转换器411选择输入电路402A和403A。
在重置模式时，参照图6A和图6B，CK1变为“H”电平，而CK2变为“L”电平。在此时的开关操作与图5的S/H电路150相同。此外，SW402AA和SW403AA接通，而SW402AB、SW402AC、SW403AB和SW403AC断开。注意，由ADC 411控制SW402AB、SW402AC、SW403AB和SW403AC。它们执行开关操作，使得选择VT或VB中的任意一个。
然后，仅有NMOS晶体管Q151和Q152操作，然后在I151和I152设置它们的操作电流，因此它们作为MOS二极管操作。
经由SW155和SW160将Vag提供到Cf151和Cf152，并且关于NMOS晶体管Q151和Q152(MOS二极管)的Vgs充电Vag。
例如，假设选择输入电路402A，则开关SW402AA接通，因此现在提供来自前一级中的位块的MDAC(410)的输出电压作为输入电压，例如Vip。经由该开关将其提供到采样电容器CS402A并关于NMOS晶体管Q151(MOS二极管)的Vgs充电。
然而，另外两个SW(SW402AB和SW402AC)断开，因此，不提供响应于AD转换器的温度计码输出的热电压(参考电压源VB，VT)。此外，还针对向其提供Vin的输入电路403A(到403N)执行相同的操作。
接下来，在放大模式时，每个SW的操作变为在重置时的反相操作状态。结果，NMOS晶体管Q151、Q153以及Q152和Q154变为放大操作状态。此外，由来自ADC 411的控制信号操作SW402AB、SW402AC、SW403AB、SW403AC的接通/断开，并且连接到VT或VB中的任意一个。结果，在经由输入晶体管在重置时采样输入信号，并且将来自VT或VB的变化量传送到运算放大器。这些变化量是在MDAC 410相乘(＝CS402/Cf151，这里，CS402＝CS402A+CS402B+…+CS402N)的增益。
以这种方式，在放大模式时，同时提供电流源的I151和I153以及I152和I54，将每个放大器的操作电流设置为(1+n)*I0，并且与重置周期的操作相比执行高速操作。
另一方面，并联Q151和Q153以及Q152和Q154，作为配置放大器的NMOS晶体管。将电流密度保持恒定，并且使Vgs恒定，同时，可以通过使用来自以上电流源的增加电流执行高速操作。
下面，以相同的方式，在位块间重复相同的操作，并且与时钟定时同步地执行AD转换的操作。
以这种方式，在重置模式时，将放大器的操作电流值抑制到1/(1+n)倍，并且降低采样保持电路的平均电流源。此时，还以相同方式将放大器的输入级的晶体管大小乘以1/(1+n)，并且晶体管的电流密度总是相等。因此，当仅改变电流值时，输入晶体管的栅极/源极电压Vgs的幅度改变，并且等效于输入公共电压。源极接地输入级的放大器执行该变化量的放大操作，因此存在输出操作点的移动的问题，但是根据本发明可以防止该问题。
(实施例8)接下来，在图14中显示另一实施例MDAC500。该MDAC 500具有通过使用图12所示的MDAC 400中的S/H电路200而获得的配置。
在MDAC 500的电路配置中，DAC连接到图7所示的S/H电路200，并且DAC进一步连接到NMOS晶体管Q151和Q152的栅极。如图13所示，每个DAC具有相同的电路配置，因此，这里省略电路配置的说明，并且将仅解释电路操作。
将解释MDAC 500的操作。现在假设在AD转换器411选择输入电路402A和403A。
参照图6A和图6B，当运算放大器处于重置模式时，CK1变为“H”电平，而CK2变为“L”电平。此时开关执行与图13所示的MDAC 450的操作相同的开关操作。结果，NMOS晶体管Q151和Q152用作MOS二极管。此外，经由SW155和SW160将VCMMD电压从CMFF电路202提供到Cf151和CF152。将来自前一级中的位块的MDAC(500)的输出电压作为输入电压(例如Vip和Vin)提供到采样电容器，并且关于MOS晶体管Q151和Q152的Vgs充电。
接下来，在放大模式时，每个SW变为重置模式时的反相操作状态，结果，NMOS晶体管Q151和Q152变为放大操作状态。此外，响应于来自ADC411的控制信号操作输入电路的开关并将其连接到VT或VB中的任意一个。经由输入电容器在重置时采样的信号和来自VT或VB的变化量经由每个输入电容器被传送到运算放大器。将这些变化量乘以MDAC 500的增益并将其提供到下一级的位块。
下面，以相同的方式，在位块之间重复相同的操作，并且与时钟定时同步地执行AD转换操作。
(实施例9)接下来，在图15显示另一实施例的MDAC 550。使用在图12中显示的MDAC 400中使用的图10的S/H电路300来配置该MDAC 550。
在MDAC 550的电路配置中，各DAC进一步连接到图10所示的S/H电路300的NMOS晶体管Q151和Q152的栅极。每个DAC与图13所示的DAC电路相同，因此，这里省略该电路配置的说明，并且仅解释电路操作。
将解释MDAC 550的操作。现在假设在AD转换器411选择输入电路402A和403A。
当MDAC 550处于重置模式时，其操作与图14的MDAC 500的操作相同，结果，NMOS晶体管Q151和Q152用作MOS二极管。此外，将VCMMD(电压)从CMFB电路302提供到Cf151和Cf152。
在当前周期(循环)之前半个周期(循环)的放大模式时从输出电压产生VCMMD电压，检测Vag和输出公共电压之间的差，将该差电压作为VCMMD电压提供到每个Cf151和Cf152，并且关于NMOS晶体管Q151和Q152的Vgs充电该VCMMD电压。
提供来自前一位块的MDAC(550)的输出电压来作为(例如)Vip和Vin，并且关于MOS晶体管Q151和Q152的Vgs充电该输出电压。
接下来，当MDAC 550处于放大模式时，每个SW变为重置模式时的反相操作状态。此外，响应于来自ADC 411的控制信号，其连接到VT或VB，并且经由输入电容器在重置时采样该信号，将与VT或VB相关的变化量传送到运算放大器。将这些变化量乘以MDAC 550的增益，并且输出并提供到下一位块。
在该实例，如上所述，例如，通过在第n次重置时放大波动量，并且在第n+1次重置时充电反馈电容器，在第n+1次放大时将抵消波动量。
下面，以相同的方式，在位块之间重复相同的操作，并且与时钟定时同步执行AD转换操作。
在MDAC中，响应于位块的AD转换器的温度计代码输出将参考电压VT和VB提供到以上输入电路，但是在该情况下，当输入公共电压与VT和VB之间的中间电压不一致时，其差值变为公共电压的波动，并且将该波动量乘以MDAC的增益并将其输出。为此，运算放大器的输出操作点波动，并且输出动态范围变窄。
通过预先通过CMFF电路和CMFB电路在反馈电容器中充入公共电压的变化量，可以抵消在运算放大器中发生的公共电压的变化量，并且可以执行稳定操作，而不引起输出操作点的变化。
工业适用性可以将本发明用于使用开关电容器的采样保持电路以及使用该电路的流水线AD转换器。
权利要求
1.一种采样保持电路，包括第一开关，被提供有第一参考信号并由第一控制信号操作接通/断开；第二开关，被提供有第一输入信号并由第二控制信号操作接通/断开；第三开关，被提供有第二参考信号并由所述第一控制信号操作接通/断开；第四开关，被提供有第二输入信号并由所述第二控制信号操作接通/断开；第一电容器，响应于所述第一和第二控制信号从所述第一和第二开关交替地向其提供信号；第二电容器，响应于所述第一和第二控制信号从所述第三和第四开关交替地向其提供信号；放大器，其使所述第一和第二电容器的输出连接到第一和第二输入端，放大所述输出，并且将其从第一和第二输出端输出；第五开关和第三电容器，连接在所述第一输入端和第一输出端之间；第六开关和第四电容器，连接在所述第二输入端和第二输出端之间；连接在所述放大器的第一和第二输出端与参考电源之间的第一和第二可变电流源；和操作设置电路，被提供有所述第二控制信号并在提供第二控制信号期间固定所述放大器的操作状态。
2.如权利要求1所述的采样保持电路，其中所述第五开关和所述第三电容器串联，而所述第六开关和所述第四电容器串联。
3.如权利要求1所述的采样保持电路，其中所述第一和第二可变电流源具有用于通过使用第七和第八切换开关来切换电流值的多个电流源。
4.如权利要求1所述的采样保持电路，其中所述放大器具有第一晶体管，而第二晶体管经由第九切换开关与第一晶体管并联。
5.如权利要求4所述的采样保持电路，其中由源极接地绝缘栅极场效应管配置所述第一和第二晶体管。
6.如权利要求5所述的采样保持电路，其中当切换所述第九切换开关时，所述第一和第二晶体管使电流密度恒定。
7.一种采样保持电路，包括第一、第二、第三、第四、第五和第六开关，其由采样频率相等并互不重叠的第一和第二时钟信号控制，并且在所述第一时钟接通时的时间点上变为接通状态，第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器、用于将负反馈施加到运算放大器的电容器、和用于经由所述第三或第四开关采样输入信号的电容器，所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，通过2组源极接地输入级和2组电流源配置所述运算放大器，将通过所述第二时钟变为接通状态的开关插入在每一组中，并且与所述第二时钟同步地将输入晶体管的偏置电流值和栅极宽度大小与(n+1)相乘[n＞0，整数]。
8.如权利要求7所述的采样保持电路，其中在所述运算放大器中，将源极接地输入级的开关插入到漏极节点。
9.一种采样保持电路，包括第一开关，被提供有第一参考信号并由第一控制信号操作接通/断开；第二开关，被提供有第一输入信号并由第二控制信号操作接通/断开；第三开关，被提供有第二参考信号并由所述第一控制信号操作接通/断开；第四开关，被提供有第二参考信号并由所述第二控制信号操作接通/断开；第一电容器，响应于所述第一和第二控制信号从所述第一和第二开关交装置替地向其提供第一输出信号；第二电容器，响应于所述第一和第二控制信号从所述第三和第四开关装置交替地向其提供第二输出信号；第一放大器，其使所述第一和第二电容器的输出连接到第一和第二输入端，放大所述输出，并且将其从第一和第二输出端输出；第五开关和第三电容器，连接在所述第一输入端和第一输出端之间；第六开关和第四电容器，连接在所述第二输入端和第二输出端之间；校正电路，向其提供所述第一和第二输入信号以及第三参考信号，并且其响应于所述第二控制信号向所述第三和第四电容器输出用于校正所述第一放大器的操作的校正信号；和操作设置电路，被提供有所述第二控制信号并在提供第二控制信号期间固定所述放大器的操作状态。
10.如权利要求9所述的采样保持电路，其中所述第五开关和所述第三电容器串联，而所述第六开关和所述第四电容器串联。
11.如权利要求9所述的采样保持电路，其中将用于校正所述第一放大器的操作的校正信号提供到串联的第五开关和第三电容器的公共连接点以及串联的第六开关和第四电容器的公共连接点。
12.如权利要求9所述的采样保持电路，其中所述校正电路响应于第三控制信号经由第七和第八开关将所述校正信号提供到所述第三和第四电容器。
13.如权利要求9所述的采样保持电路，其中用于固定所述第一放大器的操作状态的操作设置电路充电第九开关。
14.如权利要求13所述的采样保持电路，其中所述第九开关具有连接在所述第一放大器的所述第一输入端和所述第一输出端之间并且由所述第二控制信号控制的第十开关，以及连接在所述放大器的所述第二输入端和所述第二输出端之间并且由所述第二控制信号控制的第十一开关。
15.如权利要求9所述的采样保持电路，其中所述放大器具有源极接地的绝缘栅极场效应管。
16.如权利要求9所述的采样保持电路，其中所述校正电路具有第五电容器，经由第十二开关向其提供所述第一输入信号；第六电容器，经由第十三开关向其提供所述第二输入信号；所述第十一和第十二电容器的输出公共连接到的第二放大器，其连接到第一输入端；第十四开关，用于控制所述第二放大器的输入/输出的接通/断开；串联在所述第二放大器的输入和输出之间的第七和第十五开关；和第十六开关装置，其中响应于第三控制信号将所述第一参考信号提供到所述第七电容器和第十五开关的公共连接点。
17.一种采样保持电路，包括第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器，和用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在所述采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，以及还提供根据所述参考电压将所述输入信号和校正电压连接到所述第五和第六开关的前馈电路。
18.一种采样保持电路，包括第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态；第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器，和用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在所述采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时，将用于确定操作点的参考电压提供到所述第九和第十开关，将所述采样电容器中充入的电压和所述参考电压之间的差放大所述采样电容和所述反馈电容的比值那么多倍并将其输出，以及用于检测所述输入信号的公共电压和所述参考电压之间的差，同时将该差值电压放大所述采样电容和反馈电容的比值那么多倍的电路的输出连接到所述第五和第六开关，并且该电路的极性与所述运算放大器的极性相反。
19.如权利要求18所述的采样保持电路，其中所述输入信号的公共电压和所述参考电压之间的差的检测和放大具有以与所述采样保持电路的所述控制时钟反相的开关电容器电路。
20.一种采样保持电路，具有第一开关，被提供有第一参考信号并由第一控制信号操作接通/断开；第二开关，被提供有第一输入信号并由第二控制信号操作接通/断开；第三开关，被提供有第二参考信号并由所述第一控制信号操作接通/断开；第四开关，被提供有第二输入信号并由所述第二控制信号操作接通/断开；第一电容器，响应于所述第一和第二控制信号从所述第一和第二开关交替地向其提供信号；第二电容器，响应于所述第一和第二控制信号从所述第三和第四开关交替地向其提供信号；放大器，其使所述第一和第二电容器的输出连接到第一和第二输入端，放大所述输出，并且将其从第一和第二输出端输出；第五开关和第三电容器，连接在所述第一输入端和第一输出端之间；第六开关和第四电容器，连接在所述第二输入端和第二输出端之间；校正电路，向其提供所述第一和第二输入信号以及第三参考信号，并且其响应于所述第二控制信号向所述第三和第四电容器输出用于校正所述放大器的操作的校正信号；和操作设置装置，被提供有所述第二控制信号，并且其在提供第二控制信号期间固定所述放大器的操作状态。
21.如权利要求20所述的采样保持电路，其中所述第五开关和所述第三电容器串联，而所述第六开关和所述第四电容器串联。
22.如权利要求21所述的采样保持电路，其中将用于校正所述放大器的操作的校正信号提供到串联的第五开关和第三电容器的公共连接点和串联的第六开关和第四电容器的公共连接点。
23.如权利要求21所述的采样保持电路，其中所述采样保持电路还包括从所述校正电路向其提供校正信号的第七开关，其响应于第三控制信号将所述校正信号提供到所述第三电容器；和从所述校正电路向其提供校正信号的第八开关，其响应于所述第三控制信号将所述校正信号提供到所述第四电容器。
24.如权利要求20所述的采样保持电路，其中用于固定所述放大器的操作状态的操作设置电路充电第九开关。
25.如权利要求24所述的采样保持电路，其中所述第九开关具有连接在所述放大器的所述第一输入端和所述第一输出端之间并由所述第二控制信号控制的第十开关，以及连接在所述放大器的所述第二输入端和所述第二输出端之间并由所述第二控制信号控制的第十一开关。
26.如权利要求20所述的采样保持电路，其中所述放大器具有源极接地绝缘栅极场效应管。
27.一种采样保持电路，由以下组件配置第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，以及第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器；用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在所述采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时所述第九和第十开关连接到用于确定操作点的参考电压，并且在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，还包括反馈电路，其根据所述参考电压将所述采样保持电路的公共输出和校正电压连接到所述第五和第六开关。
28.一种采样保持电路，包括第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，以及第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器；用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在所述采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时所述第九和第十开关连接到用于确定操作点的参考电压，并且在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，特征在于用于检测所述采样保持电路的输出公共电压与所述参考电压之间的差并输出它们作为校正信号的电路的输出连接到所述第五和第六开关，并且电路的极性与所述运算放大器的极性相反。
29.如权利要求28所述的采样保持电路，其中所述输入信号的公共电压和所述参考电压之间的差的检测和放大具有以与所述采样保持电路的所述控制时钟反相的操作的开关电容器电路。
30.一种流水线AD转换器级联，其连接多个AD转换子块，每个子块具有用于将模拟信号转换为数字代码的AD转换器、用于将AD转换器输出的数字代码转换为模拟值的DA转换器和用于将施加到所述AD转换为的模拟信号和从所述DA转换器输出的模拟信号之间的差乘以2(a-1)[aAD转换器的分辨率]并将其输出的采样保持电路，其中所述采样保持电路具有第一、第二、第三、第四、第五和第六开关，其由采样频率相等并互不重叠的第一和第二时钟信号控制，并且在所述第一时钟接通时的时间点上变为接通状态，第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器；用于将负反馈施加到运算放大器的电容器；和用于经由所述第三或第四开关采样输入信号的电容器，所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，通过2组源极接地输入级和2组电流源配置所述运算放大器，将通过所述第二时钟变为接通状态的开关插入在每一组中，并且与所述第二时钟同步将输入晶体管的偏置电流值和栅极宽度大小与(n+1)相乘[n＞0，整数]。
31.一种流水线AD转换器级联，其连接多个AD转换子块，每个子块具有用于将模拟信号转换为数字代码的AD转换器、用于将AD转换器输出的数字代码转换为模拟值的DA转换器和用于将施加到所述AD转换器的模拟信号和从所述DA转换器输出的模拟信号之间的差乘以2(a-1)[aAD转换器的分辨率]并将其输出的采样保持电路，其中所述采样保持电路具有第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器、用于将负反馈施加到运算放大器的电容、和采样电容器，用于经由所述第三或第四开关采样输入信号，所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时将用于确定操作点的参考电压提供到所述第九和第十开关，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，将用于检测所述输入信号的公共电压和所述参考电压之间的差，同时将差值电压放大所述采样电容和反馈电容的比值那么多倍的电路的输出连接到所述第五和第六开关，并且该电路的极性与所述运算放大器的极性相反。
32.一种流水线AD转换器级联，其连接多个AD转换子块，每个子块具有用于将模拟信号转换为数字代码的AD转换器、周于将AD转换器输出的数字代码转换为模拟值的DA转换器和用于将施加到所述AD转换为的模拟信号和从所述DA转换器输出的模拟信号之间的差乘以2(a-1)[aAD转换器的分辨率]并将其输出的采样保持电路，其中所述采样保持电路由以下组件配置第一、第二、第三、第四、第五和第六开关，由采样频率相等并互不重叠的第一和第二时钟信号控制，当所述第一时钟接通时变为接通状态，以及第七、第八第九和第十开关，当所述第二时钟接通时变为接通状态；运算放大器，具有作为输入级的源极接地放大器；用于将负反馈施加到运算放大器的电容；和采样电容器，用于经由所述第三或第四开关采样输入信号，其中所述第一和第二开关并联到用于将负反馈施加到所述运算放大器的所述电容器上，当所述第一时钟为接通时，短路所述运算放大器的输入和输出，在所述采样电容器中充入相加节点的电势和输入电压之间的差，当所述第二时钟接通时所述第九和第十开关连接到用于确定操作点的参考电压，在所述采样电容器中充入的电压和所述参考电压之间的差被放大所述采样电容和反馈电容的比值那么多倍，并且将其输出，将用于检测所述输入信号的公共电压和所述参考电压之间的差，同时将差值电压放大所述采样电容和反馈电容的比值那么多倍的电路的输出连接到所述第五和第六开关，并且该电路的极性与所述运算放大器的极性相反。
全文摘要
使用源极接地输入运算放大器的开关电容器采样保持电路。该运算电路配有前馈电路和反馈电路，其通过开关与运算放大器的反馈电容器连接。检测输入公共电压和输出的中点电压来利用与参考电压的差预先充电反馈电容器，由此在运算放大器的放大时抑制在输出操作点中的波动。
文档编号H03M1/44GK101040441SQ20058003486
公开日2007年9月19日 申请日期2005年10月12日 优先权日2004年10月12日
发明者尾野孝一, 瀬上雅博 申请人:索尼株式会社