有极型低通滤波器、及包括其的多路分离器的制造方法

有极型低通滤波器、及包括其的多路分离器的制造方法
【专利摘要】本发明涉及一种有极型低通滤波器及包括该有极型低通滤波器的多路分离器。在所期望的频率位置设置衰减极。有极型低通滤波器(1)在层叠体(3)中包括：低通滤波器(5)，该低通滤波器(5)在串联臂中具有包含电容器(C1～C4)及电感器(L3～L6)的并联谐振电路(51～54)，在并联臂中至少具有电容器(C5～C8)；以及接地导体(G1～G3)。构成电容器(C1～C4)的图案导体在z轴方向上与接地导体(G1)等相对置。
【专利说明】有极型低通滤波器、及包括其的多路分离器
【技术领域】
[0001]本发明涉及一种在通频带附近具有衰减极的低通滤波器、及包括该低通滤波器的多路分离器。
【背景技术】
[0002]以往，作为这种低通滤波器(以下有时称为LPF(Low Pass Filter:低通滤波器))，例如存在下述专利文献I所记载的情况。该LPF包括串联臂、以及例如三个并联臂。该串联臂上设置有例如两个并联谐振电路。第一并联臂设置在LPF的输入端子和前级并联谐振电路之间。另外，第二并联臂设置在两个并联谐振电路之间。第三并联臂设置在后级并联谐振电路和LPF的输出端子之间。各并联臂上各设置有一个电容器。
现有技术文献 专利文献
[0003]专利文献1:日本专利特开2010-232765号公报

【发明内容】

发明所要解决的技术问题
[0004]一般而言，按照要求规格，确定LPF的通频带、衰减极的频率位置及尺寸等。然而，若想要使LPF小型化，有时无法安装足够数量的电感器元件或电容器元件，其结果是，存在无法在所期望的频率位置设置衰减极的问题。
[0005]因此，本发明的目的在于，提供一种能够在所期望的频率位置设置衰减极的低通滤波器、及包括该低通滤波器的多路分离器。
解决技术问题所采用的技术方案
[0006]为了到达上述目的，本发明的一个方面是一种有极型低通滤波器，包括:层叠有多个基材层的层叠体；形成于所述层叠体表面的输入端子、输出端子及接地端子；以及形成于所述层叠体内的至少一个接地导体，连接所述输入端子和所述输出端子的串联臂具有包含电容器及电感器的并联谐振电路，连接所述串联臂和所述接地端子的并联臂至少具有电容器，至少所述并联谐振电路中所包含的电容器包含形成于所述层叠体内的多个图案导体，所述至少一个接地导体、与所述多个图案导体中的至少一个图案导体在所述基材层的层叠方向上相对置。
[0007]另外，本发明的另一个方面是一种多路分离器，包括:层叠有多个基材层的层叠体；形成于所述层叠体表面的输入端子、输出端子及接地端子；形成于所述层叠体内的至少一个接地导体；设置于所述层叠体中，且包含电容器和电感器的高通滤波器；以及设置于所述层叠体中的有极型低通滤波器，所述有极型低通滤波器中，连接所述输入端子和所述输出端子的串联臂具有包含电容器及电感器的并联谐振电路，连接所述串联臂和所述接地端子的并联臂至少具有电容器，至少所述并联谐振电路中所包含的电容器包含形成于所述层叠体内的多个图案导体，所述至少一个接地导体、与所述多个图案导体中的至少一个图案导体在所述基材层的层叠方向上相对置。
发明效果
[0008]根据上述方面，可提供能够在所期望的频率位置设置衰减极的有极型低通滤波器、及包括该有极型低通滤波器的多路分离器。
【专利附图】

【附图说明】
[0009]图1是本发明的一个实施方式所涉及的多路分离器I的等效电路图。
图2A是表示图1的LPF5及HPF7的通频带特性等的图。
图2B是表示到图2A的200MHz为止的LPF及HPF的通频带特性等的曲线图。
图3A是多路分离器I的立体图。
图3B是图3A的多路分离器I的正视图。
图4A是图3B所示的基材层Ml?M5的俯视图。
图4B是图3B所示的基材层M6?MlO的俯视图。
图4C是图3B所示的基材层Mll?Ml5的俯视图。
图4D是图3B所示的基材层M16?M20的俯视图。
图5是比较例所涉及的多路分离器I’的等效电路图。
图6是图5的多路分离器I’的基材层M16?M20的俯视图。
图7A是表示图5的LPF5’及HPF7’的通频带特性等的图。
图7B是表示到图7A的200MHz为止的LPF5’及HPF7’的通频带特性的曲线图。
图8是变形例所涉及的多路分离器Ia的等效电路图。
图9A是表示图8的LPF5a及HPF7a的通频带特性等的图。
图9B是表示到图9A的200MHz为止的LPF5a及HPF7a的通频带特性等的图。
【具体实施方式】
[0010](实施方式)
下面，首先，参照图1?图7B，对一个实施方式所涉及的有极型低通滤波器、及包括该有极型低通滤波器的多路分离器进行详细说明。
[0011](有极型低通滤波器和多路分离器的等效电路)
首先，图1中，多路分离器I包括公共输入端子Pin、有极型低通滤波器(以下有时称为LPF)5、高通滤波器(以下有时称为HPF) 7、第一输出端子Ptjutl、第二输出端子Ptjut2以及多个接地％5子P_1?PfMM。
[0012]在公共输入端子Pin、和多个接地端子Pram?Poti4的任一个端子之间，输入要由多路分离器I进行分离的频率多路复用信号。该频率多路复用信号中例如多路复用有有线电视中使用的65MHz频带的信号及87MHz频带的信号。
[0013]LPF5为了使输入频率多路复用信号中所包含的65MHz频带的信号通过，在连接公共输入端子Pin和输出端子Pratl的串联臂上包含电感器L1、L2、以及多个并联谐振电路51?54。并联谐振电路51包含并联连接的电感器L3和电容器Cl。同样地，并联谐振电路52?54具有并联连接的电感器L4?L6和电容器C2?C4。
[0014]LPF5还包括电容器C5?C8。电容器C5设置在将电感器L2和并联谐振电路51之间的点与接地之间相连接的并联臂上。电容器C6设置在将并联谐振电路51、52之间的点与接地相连接的并联臂上，电容器C7设置在将并联谐振电路52、53之间的点与接地相连接的并联臂上，电容器CS设置在将并联谐振电路53、54之间的点与接地相连接的并联臂上。
[0015]另外，详细情况将在后面进行说明，LPF5包括设置在层叠体3中的接地导体Gl?G3(参照图4C、图4D)。在图1中用虚线示出构成电容器Cl?C4的图案导体与接地导体Gl之间产生的寄生电容Csa?CscU以及接地导体Gl?G3中产生的电感分量La?LcL
[0016]LPF5的通频带特性、通频带附近的衰减极的频率位置及衰减量大致上由电感器LI?L6的值、电容器Cl?C8的值确定。然而，若优先使多路分离器I小型化，则有时无法将为了得到期望的衰减极而需要的电感器和电容器安装到层叠体3中。其结果是，由于通频带附近的衰减极的频率位置远离通频带，从而衰减极的衰减特性丧失陡峭性，无法得到足够的衰减量。因此，本实施方式中，通过积极地使用寄生电容Cs和电感分量L，从而得到更为接近期望的频率位置及期望的衰减量的衰减极。这里，LPF5的通频带特性、衰减极的频率位置、衰减量在图2A和图2B中用实线示出。
[0017]另外，HPF7为了使输入频率多路复用信号中所包含的87MHz的信号通过，在连接公共输入端子Pin和输出端子Ptjut2的串联臂上，包含与LPF5共用的电感器L1、电容器C9?C12、以及电感器L10。
[0018]HPF7还包含串联谐振电路71?73、以及并联谐振电路74。串联谐振电路71具有串联连接的电感器L7和电容器C13，设置在将电容器C9、ClO之间的点与接地之间相连接的并联臂上。串联谐振电路72具有串联连接的电感器L8和电容器C14，设置在将电容器CIO、Cll之间的点与接地之间相连接的并联臂上。串联谐振电路73具有串联连接的电感器L9和电容器C15，设置在将电容器CU、C12之间的点与接地之间相连接的并联臂上。另外，电感器Lll和电容器C16构成并联谐振电路74，设置在将电感器LlO和输出端子Ptjut2之间的点与接地之间相连接的并联臂上。这里，电感器LlO和电容器C16的详细情况将在后面进行说明，其构成用于抑制高频特性劣化的相位调整电路。
[0019]HPF7的通频带特性等如在图2A和图2B中用虚线示出的那样，基本上由电感器L7?Lll的值、电容器C9?C16的值确定。
[0020]从输出端子Pwtl与接地端子P_之间输出65MHz频带的信号，从输出端子Ptjut2与接地端子Prara之间输出87MHz频带的信号。
[0021](低通滤波器和多路分离器的结构)
由上述等效电路表示的多路分离器I如图3A?图4D所例示的那样，在层叠体3中包括公共输入端子Pin、LPF5、HPF7、输出端子Pwtl、输出端子Pwt2和接地端子Pram?P_。
[0022]这里，对于图3A?图4D所示的x轴、y轴和z轴进行说明。x轴、y轴及z轴彼此正交。本实施方式中，假定X轴表示多路分离器I的横向(即，左右方向)。另外，假定y轴表示多路分离器I的纵深方向(即，前后方向)。假定z轴表示多路分离器I的高度方向(即，上下方向)。Z轴还表不基材层M的层叠方向。
[0023]层叠体3由多个基材层在z轴方向上层叠而成。本实施方式中如图3B、图4A?图4D所例示的那样，层叠体3由第一基材层Ml至第二十基材层M20按照该顺序从上往下层叠而成。这里，在下述说明中，有时将各个基材层Ml?M20 —起记作基材层M。各个基材层M例如由LTCC(低温共烧陶瓷)那样的陶瓷构成。除此以外，各个基材层M也可由树脂构成。[0024]各个基材层M从z轴方向俯视时，具有彼此大致相同的长方形的形状。另外，作为最上层的基材层Ml在上下方向上具有大约25 μ m的厚度，其正下方的基材层M2具有大约100 μ m的厚度，基材层M3?MlO具有大约300 μ m的厚度，基材层Mll?M19具有大约200 μ m的厚度，最下层的基材层M20具有大约200 μ m的厚度。
[0025]这里，在图4A的最上段示出基材层Ml的俯视图。如图4A的最上段左侧所示，在基材层Ml的z轴正方向侧的主面(以下有时称为第一主面)上，安装有电感器L2?L11。这里，由于多路分离器I对IOOMHz附近频带的信号进行分离，因此例如需要具有几百nH的电感的电感器。从这一观点考虑，优选电感器L2?Lll为具有相对较大的电感且Q特性也较好的贴片电感器(例如绕组型贴片电感器)。
[0026]为了安装电感器L2?L11，如图4A的最上段右侧所示，将两个一对的连接盘电极形成在基材层Ml的第一主面上。各个连接盘电极例如由铜那样的导电性材料形成。这里，图4A?图4D中，在各基材层M中在y轴的正方向侧用一点划线示出假想框α，在各基材层M中在y轴的负方向侧用两点划线示出假想框β。从ζ轴方向俯视时，在假想框α内设置LPF5的结构，在假想框β内设置HPF7的结构。
[0027]另外，如从图4Α的上方起第二段所示，在基材层M2的上表面形成有几个布线电极，以用于将电感器L2?LI 1、与设置在层叠体3内的电感器L1、电容器Cl?C16等相连接。
[0028]接着，对LPF5的详细结构进行说明。在层叠体3中，首先公共输入端子Pin形成在基材层Μ20的ζ轴负方向侧的主面上(以下有时称为第二主面)。更具体而言，在该第二主面上，在ζ轴的负方向侧端部且在I轴方向的大致中央形成公共输入端子Pin。
[0029]该公共输入端子Pin经由贯通基材层M18?M20的过孔导体与电感器LI的一端相连接。此外，过孔导体在图4A?图4D中，用“.”(点)示出。各过孔导体优选包含例如铜那样的金属。
[0030]另外，各过孔导体在ζ轴方向上贯通各基材层M，将形成于不同基材层M的多个电极进行电连接。此外，关于图4A?图4D，为了方便观察，未对各过孔导体附加参照标号。
[0031]电感器LI包含在基材层M14?M17的上表面各形成一个的图案导体、以及将它们串联连接的过孔导体。利用该结构，从而形成绕着与ζ轴平行的轴旋转且朝ζ轴的正方向行进的具有螺旋形的螺旋形线圈。该电感器LI的另一端经由过孔导体等与电感器L2的外部端子电极a相连接。另外，电感器LI的另一端还与电容器C9(后述)电连接。
[0032]另外，电感器L2的外部端子电极b经由过孔导体等与电容器C5相连接。这里，电容器C5包含在基材层M13、M15、M17、M19中在ζ轴正方向侧的主面上各形成一个的图案导体、以及多个过孔导体。基材层Μ13、Μ15、Μ17、Μ19的图案导体与接地导体Gl?G3中的任一个或两个在ζ轴方向上相对。另外，四个图案导体利用贯通各基材层Μ13?Μ18的过孔导体在ζ轴方向上串联连接。电容器C5具有这种结构。
[0033]电感器L3的外部端子电极c经由过孔导体等与电感器L2的外部端子电极b相连接。另外，电容器Cl形成在层叠体3的内部，以使得利用过孔导体等与电感器L3并联连接。本实施方式中，电容器Cl包含在基材层M3?M8各自的上表面各形成一个的图案导体、以及多个过孔导体。更具体而言，这些基材层M3?M8中在ζ轴方向上相邻的两个基材层(例如，基材层M3、M4)上形成的两个图案导体以夹着一个基材层的状态在ζ轴方向上相对。另夕卜，形成在基材层M3、M5、M7上的图案导体利用分别形成于基材层M3?M7中的过孔导体进行连接。另外，形成在基材层M4、M6、M8上的图案导体利用分别形成于基材层M4?M8中的过孔导体进行连接。电容器Cl具有这种结构。
[0034]另外，电感器L3的外部端子电极d经由过孔导体等与电容器C6的一端相连接。这里，电容器C6包含在基材层M15、M17、M19上各形成一个的图案导体、以及多个过孔导体。具体而言，电容器C6包含在基材层M15、M17、M19中在ζ轴正方向侧的主面上各形成一个的图案导体。形成在基材层Μ15、Μ17、Μ19上的图案导体与接地导体Gl?G3中的任一个或两个在ζ轴方向上相对。另外，这三个图案导体利用贯通各基材层Μ15?Μ18的过孔导体在ζ轴方向上串联连接。电容器C6具有这种结构。
[0035]另外，电感器L4的外部端子电极e经由过孔导体等与电感器L3的外部端子电极d相连接。另外，电容器C2形成在层叠体3的内部，以使得利用过孔导体等与电感器L4并联连接。本实施方式中，电容器C2包含在基材层M3?M8各自的上表面各形成一个的图案导体、以及多个过孔导体。更具体而言，这些基材层M3?M8中在ζ轴方向上相邻的两个基材层的图案导体经由一个基材层在ζ轴方向上相对。另外，基材层M3、M5、M7的图案导体利用形成于基材层M3?M7中的各过孔导体进行连接。另外，基材层M4、M6、M8的图案导体利用形成于基材层M4?M8中的各过孔导体进行连接。电容器C2具有这种结构。
[0036]另外，电感器L4的外部端子电极f经由多个过孔导体等与电容器C7的一端相连接。这里，电容器C7包含在基材层M15、M17、M19上各形成一个的图案导体、以及多个过孔导体。具体而言，电容器C7包含在基材层M15、M17、M19中在ζ轴正方向侧的主面上各形成一个的图案导体。基材层Μ15、Μ17、Μ19的图案导体与接地导体Gl?G3中的任一个或两个在ζ轴方向上相对。另外，这三个图案导体利用贯通各基材层Μ15?Μ18的过孔导体在ζ轴方向上串联连接。电容器C7具有这种结构。
[0037]另外，电感器L5的外部端子电极g经由过孔导体等与电感器L4的外部端子电极f相连接。另外，电容器C3形成在层叠体3的内部，以使得利用过孔导体等与电感器L5并联连接。本实施方式中，电容器C3包含在基材层M3?M8各自的上表面各形成一个的图案导体、以及多个过孔导体。更具体而言，这些基材层M3?M8中在ζ轴方向上相邻的两个基材层(例如，基材层M3、M4)上形成的两个图案导体以夹着一个基材层的状态在ζ轴方向上相对。另外，形成在基材层M3、M5、M7上的图案导体利用分别形成于基材层M3?M7中的过孔导体进行连接。另外，形成在基材层M4、M6、M8上的图案导体利用形成于基材层M4?M8中的过孔导体进行连接。电容器C3具有这种结构。
[0038]另外，电感器L5所具有的前侧的外部端子电极h经由多个过孔导体等与电容器CS的一端相连接。这里，电容器C8包含在基材层M13、M15、M17上各形成一个的图案导体、以及多个过孔导体。具体而言，电容器C8包含在基材层M13、M15、M17中在ζ轴正方向侧的主面上各形成一个的图案导体。基材层Μ13、Μ15、Μ17的图案导体与接地导体Gl?G3中的任一个或两个在ζ轴方向上相对。另外，这三个图案导体利用贯通各基材层Μ13?Μ16的过孔导体在ζ轴方向上串联连接。电容器C8具有这种结构。
[0039]另外，电感器L5的外部端子电极h经由过孔导体等与电感器L6的外部端子电极i相连接。另外，电容器C4形成在层叠体3的内部，以使得利用过孔导体等与电感器L6并联连接。更具体而言，电容器C4在层叠体3中形成在X轴的正方向侧端部。本实施方式中，电容器C4包含在基材层M3?M9各自的上表面各形成一个的图案导体、以及多个过孔导体。更具体而言，这些基材层M3?M9中在ζ轴方向上相邻的基材层上形成的两个图案导体经由基材层在ζ轴方向上相对。另外，形成在基材层M3、M5、M7、M9上的图案导体利用分别形成于基材层M3?M8中的过孔导体进行连接。另外，形成在基材层M4、M6、M8上的图案导体利用形成于基材层M4?M7中的过孔导体进行连接。电容器C4具有这种结构。
[0040]输出端子Pwtl是形成在基材层M20的第二主面上的电极。更具体而言，形成在该第二主面上、y轴方向的正方向侧端部且X轴方向的大致中央。该输出端子Ptjutl经由多个过孔导体与电感器L6的外部端子电极j相连接。
[0041]另外，在基材层M20的第二主面上，在X轴的正方向侧端部形成两个接地端子Pgnd3>Pgnd4°在该第二主面上在X轴的负方向侧端部，两个接地端子PraDpPem2与I轴平行排列，以使得夹住公共输入端子Pin。
[0042]如上所述，层叠体3中，在基材层M14、M16、M18的上表面形成接地导体G1、G2、G3。接地导体Gl是单个的，形成为在X轴方向上延伸，以使得与形成于基材层M13、M15的任一个的电容器C5?C8的图案导体在ζ轴方向上相对。另外，接地导体G2、G3也与接地导体Gl相同，形成为在X轴方向上延伸，以使得与形成于ζ轴方向上相邻的基材层M的电容器C5?C8的图案导体在ζ轴方向上相对。
[0043]除上述以外，接地导体Gl与构成电容器Cl?C3的图案导体夹着基材层M8?M13(即六层)在ζ轴方向上相对。接地导体Gl还与构成电容器C4的图案导体夹着基材层M9?M13(五层)在ζ轴方向上相对。利用该结构，在电容器Cl?C4与接地导体Gl之间，如图1所示产生寄生电容Csa?Csd。
[0044]另外，接地导体Gl?G3经由多个过孔导体在ζ轴方向上串联连接。另外，关于接地导体G3，经由设置于X轴的负方向侧端部的过孔导体，与在层叠体3的第二主面上设置于X轴的负方向侧端部的接地端子Praill相连接。另外，如上所述，在设置于层叠体3的构成电容器Cl?C4的图案导体、与接地导体Gl之间分别产生寄生电容Csa?Csd。该寄生电容Csa?Csd的大小根据导体图案的形状而分别不同。
[0045]—般而言，电流流过的导体具有电感。因而，接地导体Gl?G3作为整体具有由其形状、电流路径长度确定的电感分量L。这里，图1的等效电路上，从寄生电容Csa经由接地导体Gl?G3及过孔导体到接地端子为止之间的电感分量表示为La。同样地，分别从寄生电容Csb?Csd经由接地导体Gl?G3及过孔导体到接地端子为止之间的电感分量表示为Lb ?Ld0
[0046]这里，本实施方式中，接地导体Gl?G3经由多个过孔导体彼此连接，从接地导体G3的X轴负方向侧端部连接至接地端子PeND1。作为其结果，接地导体Gl?G3中产生电感分量L。这里，若要使电感分量L例如较小，则只要从朝X轴正方向侧偏移的位置、而并非从接地导体G3的X轴负方向侧端部经由过孔导体与接地端子连接即可。由此，根据期望的电感分量L，只要适当地调整朝向到接地导体Gl?G3中的接地端子Pcndi的过孔导体引出的引出位置即可。
[0047]接着，对HPF7的详细结构进行说明。电容器C9 一端与由LPF5和HPF7共用的电感器LI的另一端相连接。本实施方式中，电容器C9由在基材层M3?MlO各自的上表面各形成一个的图案导体、以及多个过孔导体构成。电感器L7的外部端子电极k经由过孔导体等与电容器C9的另一端相连接。
[0048]电感器L7的外部端子电极I经由过孔导体等与电容器C13串联连接。由该电感器L7和电容器C13来构成串联谐振电路71。电容器C13由在基材层M13、M15、M17、M19上各形成一个的图案导体组构成。各图案导体与形成在基材层M14、M16、M18上的接地导体G1、G2、G3中的任一个在ζ轴方向上相对。另外，四个图案导体利用多个过孔导体串联连接。利用该结构，形成电容器C13。
[0049]电容器ClO自身的一端与电容器C9的另一端相连接。本实施方式中，电容器ClO由在基材层M3?M9各自的上表面各形成一个的图案导体、以及多个过孔导体构成。电感器L8的外部端子电极m经由过孔导体等与电容器ClO的另一端相连接。
[0050]电感器L8的外部端子电极η经由过孔导体等与电容器C14串联连接。由该电感器L8和电容器C14来构成串联谐振电路72。电容器C14由在基材层Mil、M13、M15、M17、M19上各形成一个的图案导体构成。各图案导体与形成在基材层M12、M14、M16、M18的任一个上的接地导体G4、G5、G6、G7在ζ轴方向上相对。另外，五个图案导体利用多个过孔导体串联连接。由此，形成电容器C14。
[0051]电容器Cll自身的一端与电容器ClO的另一端相连接。本实施方式中，电容器Cll由在基材层M3?M9各自的上表面各形成一个的图案导体、以及多个过孔导体构成。电感器L9的外部端子电极ο经由过孔导体等与电容器Cll的另一端相连接。
[0052]电感器L9的外部端子电极P经由过孔导体等与电容器C15串联连接。由该电感器L9和电容器C15来构成串联谐振电路73。电容器C15由在基材层Mil、M13、M15、M17、M19上各形成一个的图案导体构成。各图案导体与形成在基材层M12、M14、M16、M18上的接地导体G4、G5、G6、G7的任一个在ζ轴方向上相对。另外，五个图案导体利用多个过孔导体串联连接。利用该结构，形成电容器C15。
[0053]电容器C12自身的一端与电容器Cll的另一端相连接。本实施方式中，电容器C12由在基材层M3?Μ9各自的上表面各形成一个的图案导体、以及多个过孔导体构成。电感器L9的外部端子电极ο经由布线导体、连接盘电极和多个过孔导体与电容器C12的另一端相连接。
[0054]电感器LlO的外部端子电极q经由过孔导体等与电容器C12的另一端连接。该电感器LlO的右侧的外部端子电极r经由过孔导体等与电感器Lll的外部端子电极t相连接。电感器Lll的外部端子电极s经由多个过孔导体与接地端子PeND4相连接。电容器C16形成在层叠体3的内部，以使得与电感器Lll并联连接。本实施方式中，电容器C16由形成在基材层M4、M7的上表面的图案导体、以及多个过孔导体构成。电容器C16的另一端经由多个过孔导体与接地端子PeND4相连接。
[0055]输出端子Pwt2是形成在基材层M20的下表面的电极。更具体而言，形成在该下表面上、y轴方向的负方向侧端部且X轴方向的大致中央。该输出端子Pwt2经由过孔导体等与电感器LlO的外部端子电极r相连接。
[0056](低通滤波器和多路分离器的制造方法)
下面，对上述多路分离器I的制造方法进行说明。首先，制造层叠体3。更详细而言，将A1203、CeO3> Ba2Ti4O12, Ca-Al-B-Si类玻璃粉末作为原材料投放到球磨机中，进行湿法混合。将所获得的混合物进行干燥后粉碎，对所获得的粉末进行预烧。将得到的预烧粉末用球磨机进行湿法粉碎后进行干燥，然后破碎，得到陶瓷粉末。此外，对于构成层叠体的电介质材料并无特别限定，也可使用合成树脂或电介质陶瓷等。
[0057]对期望的陶瓷粉末添加粘合剂、增塑剂、湿润剂、和分散剂，用球磨机进行混合，之后，利用减压进行脱泡。利用刮刀法将所获得的陶瓷浆料形成为片状并使其干燥，从而得到要成为各基材层M的陶瓷生片。
[0058]接着，在各陶瓷生片上，利用激光或穿孔冲压形成过孔导体用的通孔，在这些通孔内填充由将例如铜等作为主要组分的金属构成的电极糊料。对这种陶瓷生片层叠期望片数(本实施方式中为二十片基材层Ml?M20)。
[0059]接着，在各陶瓷生片的一个主面上，通过利用丝网印刷法或光刻法等方法涂布将铜等金属作为主要组分的导电性糊料，从而形成各种电极、各种图案导体。
[0060]接着，在对陶瓷生片的层叠体统一进行加压接合后，进行烧成。之后，将电感器L2?Lll安装在层叠体3的上表面。之后，切割成各个层叠体3的尺寸，完成多路分离器
1
[0061](低通滤波器和多路分离器的主要作用和效果)
如上所述，在电容器Cl?C4与接地导体Gl之间，如图1所示产生寄生电容Csa?Csd。这里，电容器C4与接地导体Gl之间的距离比其他电容器Cl?C3与其的距离小。因而，基于电容器C4的寄生电容Csd最大。
[0062]另外，电容器Cl?C4排列成在X轴方向上排布，分别与接地导体Gl相对。另外，接地导体Gl?G3的X轴的负方向侧端部与接地端子PeND1相连接。因而，在接地导体Gl?G3中实质上流过相当于层叠体3的X轴方向长度的电流。由此电流流过相对较长的区间，因此在接地导体Gl?G3中产生相对较大的电感分量L。
[0063]由于这种较大的电感分量L和寄生电容Cs串联谐振，因此能将衰减极的频率位置调整到LPF5的通频带附近，从而能够改善衰减极上的衰减量。这里，通过对电感分量L (即，接地导体Gl?G3的X轴方向长度、与接地导体Gl?G3中的接地端子PeND1的连接位置)进行适当改变，从而来调整衰减极的频率位置。
[0064]这里，本案发明人为了确认本实施方式的技术效果，准备了图5所示的比较例(以下称为多路分离器I’)。
[0065]图5的多路分离器I’与图1的多路分离器I相比，在成为不产生电感分量L的结构这一点上不同。更具体而言，如图6的由椭圆圈住的部分所示，多路分离器I’中，接地导体Gl等的X轴的正方向侧端部与接地端子Pem5相连接。其结果是，接地导体Gl等中在X轴方向上不会流过较大的电流。
[0066]除此以外，多路分离器I’在不包括电感器LI这一点上与多路分离器I不同，而由于电感器LI不影响衰减极的特性，因此在讨论技术效果时，即使将包括电感器LI的多路分离器1、和不包括电感器LI的多路分离器I’进行比较也不存在实质上的妨碍。
[0067]除此以外两个多路分离器1、1’之间没有区别。因此，图5中，对于与图1的结构相当的部分，附加相同的参照标号，并省略各自的说明。
[0068]这里，图7A表示图5的多路分离器I’的通频带特性，图7B表示到图7A的200MHz为止的通频带特性。通过比较图2B和图7B可知，本实施方式所涉及的多路分离器I中，通过使用由相对较大的电感分量L和寄生电容Csa?Csd形成的串联谐振，从而与比较例所涉及的多路分离器I’相比，衰减极朝低频侧偏移，且通频带附近的衰减量变大。由此可知，根据本实施方式，可得到更加优选的衰减极。
[0069](低通滤波器和多路分离器的其他作用和效果)
电感器L2?LI I是绕组型贴片电感器，安装在基材层Ml的第一主面(即，层叠体3的表面)。绕组型贴片电感器与在层叠体3内由图案导体构成的电感器相比，容易使L值和Q值较大。由此，能使低通滤波器、以及多路分离器小型化且使其Q值变高。另外，由于电感器L2?Lll是表面安装型，因此能简单地安装到层叠体3上。
[0070]另外，电感器LI插入到公共输入端子Pin的正后方、即LPF5和HPF7的串联臂上。由此，LPF5和HPF7各自的阻抗较大。其结果是，可以抑制多路分离器I的回波损耗。特别是，可以抑制HPF7中的通频带上的回波损耗。
[0071]另外，根据上述多路分离器1，在层叠体3中至少设置电容器Cl?C16。由此，有时会产生不期望的寄生电容，会使高频特性劣化。因此，本实施方式中，在HPF7的后级，插入由电感器LlO和电容器C16及Lll构成的相位调整电路，来抑制高频特性的劣化。利用该相位调整电路，能够在扩大HPF7的通频带的同时，对输出阻抗进行匹配。
[0072]另外，根据上述多路分离器1，例如LPF5侧的第一接地导体G1、和HPF7侧的第二接地导体G5形成在同一基材层M14 (参照图4C)上，但彼此分离设置。这里，若LPF5和HPF7共用接地导体，则LPF5和HPF7会彼此干扰。为了避免这种干扰，LPF5侧的第一接地导体Gl?G3、和HPF7侧的第二接地导体G4?G7彼此分离设置。
[0073]另外，由上述说明和图4A?图4D可知，接地导体Gl?G3以电容器Cl?C4为基准，靠近形成在层叠体3的第二主面上的接地端子Pram?Poti4而设置。利用该结构，能够减小接地导体Gl?G3与接地端子P_?P_之间的距离，因此能抑制多余的电感分量的产生。
[0074](变形例)
接下来，参照图8?图9B，对上述实施方式的变形例所涉及的多路分离器Ia进行详细说明。图8的多路分离器Ia与图1的多路分离器I相比，在LPF5中的并联谐振电路54与输出端子Pratl之间还包括电感器L12这一点上不同。除此以外，两个多路分离器l、la之间没有区别。因此，图8中，对于与图1的结构相当的部分，附加相同的参照标号，并省略各自的说明。
[0075]电感器L12也可为安装在基材层Ml的第一主面上的绕组型贴片电感器，也可内置在层叠体3中。通过包括该电感器LI2，从而如图9A和图9B所示，将LPF5中的高频侧的衰减量与上述实施方式的情况(参照一点划线)相比，能够改善至基波的三倍波左右的高频带。
[0076](附记事项)
此外，为了能够容易地对上述多路分离器l、la进行拾取，优选将电感器L2?LI I配置成使得在多路分离器l、la的第一主面中央部确保拾取用的空间。
[0077]另外，也可在多路分离器l、la的第一主面设置金属外壳及树脂盖、顶板。另外，关于树脂盖、顶板，也可使用一般所使用的树脂，但为了将电感器L2?Lll所产生的磁场封闭，优选由磁性材料构成。
[0078]另外，多路分离器l、la也可容纳在金属制的外壳中。[0079]另外，上述实施方式中，说明了多路分离器I中内置LPF5和HPF7的示例。然而，并不局限于此，也可不包括HPF7，而只有LPF5。另外，该LPF5不局限于多路分离器1，也可内置在谐振器、滤波器、平衡-不平衡变换器等中。
[0080]另外，上述实施方式中，说明了 LPF5和HPF7中包括电感器LI的示例。然而，LPF5和HPF7中也可不包括电感器LI。
工业上的实用性
[0081]本发明所涉及的有极型低通滤波器能在期望的频率位置设置衰减极，适用于多路分离器、谐振器、平衡-不平衡变换器等。
标号说明
[0082]1、Ia多路分离器 3 层叠体
Ml?M20 基材层 5有极型低通滤波器
7高通滤波器
51?54 并联谐振电路 Cl?C16 电容器 LI?L12 电感器 Gl?G7 接地导体
【权利要求】
1.一种有极型低通滤波器，其特征在于，包括: 层叠有多个基材层的层叠体； 形成于所述层叠体表面的输入端子、输出端子及接地端子；以及 形成于所述层叠体内的至少一个接地导体， 连接所述输入端子和所述输出端子的串联臂具有包含电容器及电感器的并联谐振电路， 连接所述串联臂和所述接地端子的并联臂至少具有电容器， 至少所述并联谐振电路中所包含的电容器包含形成于所述层叠体内的多个图案导体，所述至少一个接地导体、与所述多个图案导体中的至少一个图案导体在所述基材层的层叠方向上相对置。
2.如权利要求1所述的有极型低通滤波器，其特征在于， 所述接地导体在与所述层叠方向垂直的方向上延伸，且与所述接地端子相连接。
3.如权利要求1或2所述的有极型低通滤波器，其特征在于， 在等效电路上最靠近所述输出端子的所述并联谐振电路的一端与所述输出端子之间还具有电感器。
4.如权利要求1至3中的任一项所述的有极型低通滤波器，其特征在于， 所述接地端子设置在与所述层叠方向垂直的所述层叠体的第二主面上， 在所述层叠方向上，所述接地导体配置成比构成所述并联谐振电路中所包含的电容器的所述多个图案导体更靠近所述接地端子。
5.如权利要求1至4中的任一项所述的有极型低通滤波器，其特征在于， 所述并联谐振电路中所包含的电感器是绕组型贴片电感器，且安装在与所述层叠方向垂直的所述层叠体的第一主面上。
6.一种多路分离器，其特征在于，包括: 层叠有多个基材层的层叠体； 形成于所述层叠体表面的输入端子、输出端子及接地端子； 形成于所述层叠体内的至少一个接地导体； 设置于所述层叠体中，且包含电容器和电感器的高通滤波器；以及 设置于所述层叠体中的有极型低通滤波器， 所述有极型低通滤波器中，连接所述输入端子和所述输出端子的串联臂具有包含电容器及电感器的并联谐振电路，连接所述串联臂和所述接地端子的并联臂至少具有电容器， 至少所述并联谐振电路中所包含的电容器包含形成于所述层叠体内的多个图案导体，所述至少一个接地导体、与所述多个图案导体中的至少一个图案导体在所述基材层的层叠方向上相对置。
7.如权利要求6所述的多路分离器，其特征在于， 作为所述至少一个接地导体，包括: 所述低通滤波器用的第一接地导体；以及 所述高通滤波器用的第二接地导体，该第二接地导体与所述第一接地导体相分离。
8.如权利要求6或7所述的多路分离器，其特征在于， 所述并联谐振电路及所述高通滤波器中所包含的电感器是绕组型贴片电感器， 各个所述绕组型贴片电感器安装在与所述层叠方向垂直的所述层叠体的第一主面上。
【文档编号】H03H5/02GK103997309SQ201410025052
【公开日】2014年8月20日 申请日期:2014年1月20日 优先权日:2013年2月15日
【发明者】沟口直树 申请人:株式会社村田制作所