基于谐波混频的无分频器宽带低相噪频率合成器的制造方法
【专利摘要】本发明涉及一种基于谐波混频的无分频器宽带低相噪频率合成器，其中包括谐波提取模块、锁相环、直接频率数字合成器以及参考源，其中所述的谐波提取模块用以提取参考源多谐波分量，并选择合适的分量，提供给内插混频器，同时提供直接频率数字合成器的参考时钟；所述的锁相环用以实现压控振荡器输出信号与参考信号的锁定，所述的锁相环的反馈回路包括混频器，所述的混频器用以保证宽带频率输出。采用该种基于谐波混频的无分频器宽带低相噪频率合成器，可以实现一倍频程以上的宽带输出频率范围，通过在反馈回路中彻底取消分频器而大大改善了相位噪声，支持宽频带，可以应用于信号源、频谱仪等高性能测量仪器中，具有更广泛应用范围。
【专利说明】基于谐波混频的无分频器宽带低相噪频率合成器
【技术领域】
[0001]本发明涉及频率合成领域，尤其涉及宽带低相噪的频率合成领域，具体是指一种基于谐波混频的无分频器宽带低相噪频率合成器。
【背景技术】
[0002]频率合成器是射频微波系统的核心部件之一，它对若干参考频率分量进行加减乘除等运算，合成输出其他频率。频率合成技术起源于20世纪30年代，目前已经广泛应用于移动通信、卫星导航、仪器仪表、数字电视等领域。
[0003]按照实现原理，频率合成技术大致可以分为:直接频率合成技术(DS)、直接数字频率合成技术(DDS)、间接频率合成技术、以及混合频率合成技术。
[0004]直接频率合成技术通过混频、分频、倍频等模拟技术实现频率的加减乘除，具有低相噪，切换速度快的优点；其缺点是体积大，结构复杂。
[0005]直接数字频率合成技术预先将相位、幅度信息进行量化并存储在RAM (随机存储器)中，按一定地址读取RAM中代表幅度的数值并经过数模转换(DAC)，产生特定频率的信号。通过改变RAM时钟、步进来改变输出信号的频率。直接数字频率合成具有频率分辨率高、相位噪声低、切换速度快等优点，缺点是数字芯片技术的限制，输出频率较低，杂散较多。
[0006]间接频率合成的典型器件是锁相环(PLL)，它是一种闭环负反馈系统，将输出信号经过分频、混频等操作后与参考信号进行鉴相，再经过电荷泵和环路滤波器，将相位差转换为电平或电流，该电平或电流再控制输出振荡器的频率，不断调正直至稳定。它的优点是频率调整范围宽、相噪较好、杂散较低，缺点是频率锁定速度较慢。
[0007]频率合成器的主要技术指标有:频谱纯度、频率范围、频率分辨率、频率切换时间等。频谱纯度是评价输出信号的最常用指标，在频谱上看，理想源的输出信号应为一根直线，即只在某一频点上才有功率。而实际上由于各种因素影响，频谱功率不可能集中于一点，而是在偏离该频点处也有功率分量，频谱纯度评价的就是在理想输出频点以外的功率相对理想频点功率的大小。表征频谱纯度的参数有相位噪声、谐波、杂散、分谐波等。
[0008]从前面的介绍可知，频率合成器的指标在某种程度上是很难兼顾的。例如，在很宽的频率范围内保持较高的频谱纯度就不容易实现，如果再要求快速切换就更难了。混合频率合成技术是综合运用DS、DDS和PLL频率合成技术的两种以上技术，充分利用各种频率合成技术的优点，适用于测试仪器等对性能指标要求高的场合。常用的混合频率合成的实现方式有:DDS内插PLL、DDS作为参考激励PLL、以及DDS参考同时PLL内插PLL等。这些方式都是基于PLL的。
[0009]DDS激励PLL的基本结构如图1所示,这种结构可以利用高的鉴相频率来提高PLL的切换速度，利用DDS的高分辨率来实现整体的小步进，同时PLL的带通特性还可以很好的抑制DDS输出频谱中的部分杂散。该方案基本实现了 DDS和PLL的优势互补，但是该方案的输出范围覆盖只要是通过环路内可变分频比N的变化来实现，此次当分频比基数大或是大范围变化时，系统的输出相噪也会随着N的变化有201gN的恶化。
[0010]影响相位噪声的因素是多种多样的，文献【I】【2】给出了 PLL的相噪模型，如图2所示。在实际应用中，PLL通常包括分频器、鉴相器、电荷泵，它的相噪PNm满足下式:
[0011]PNpll (dB) ^ PNPLL_NOE_FLE+101g(fPD)+201g(N)；
[0012]式中PNPLL-N0R-FLR为PLL芯片的归一化基底相噪，fPD为PLL鉴相频率，N为PLL反馈回路的分频比。根据以上公式，在输出VCO和参考源确定的情况下，N减小10倍，相噪将会降低20dB。因此，如何减小N成了频率合成器设计中改善相噪的突破口。
[0013]现有技术中存在的缺陷:
[0014]传统的混频反馈方案中，混频器的本振信号往往由DDS或另一个PLL产生，由DDS产生的本振信号频率范围窄，不能满足宽频带的输出要求；由另一个PLL产生的混频器本振信号则受限于该PLL的相位噪声，同样很难同时满足宽频带和低相噪的要求。
[0015](I)DDS 内插 PLL 方案
[0016]如图3，目前的DDS芯片最高输出频率有限，受到DDS输出频率范围的限制，加入混频后，分频比改善有限，多了混频器使其结构反而复杂；同时对于VCO来说，输出的范围不能太宽，否则由于fDDS频带窄，f0和fDDS混频后的频带与f。的频带会有所重叠，此时带通滤波器BPF根本无法实现全频带滤波。此方案无法实现宽频，而且对分频比N的减小非常有限。
[0017](2) PLL 内插 PLL 混频
[0018]另一种改进的方案如图4所示，新增加一个PLL，使其与原PLL混频后再反馈鉴相，这样可以提高输出频率范围，降低原PLL反馈回路的分频比N。但是新加的PLL却引入了新的相噪，限制了整体的相噪指标，增加了设计难度。其主环反馈回路中的分频比N的设置也必然会有201gN的相噪的恶化。这一方案最大的问题在于宽带特性和低相噪特性之间的矛盾，如果想要保持宽带特性，要么PLL2的输出范围宽但是相噪差，要么PLL2输出范围窄但是在某些频段N仍然较大。总之，该方案对相噪的改善是不彻底的。
【发明内容】
[0019]本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现一倍频程以上的宽带输出频率范围、通过在反馈回路中彻底取消分频器大大改善相位噪声、支持宽频带、具有更广泛应用范围的基于谐波混频的无分频器宽带低相噪频率合成器。
[0020]为了实现上述目的，本发明的基于谐波混频的无分频器宽带低相噪频率合成器具有如下构成:
[0021]该基于谐波混频的无分频器宽带低相噪频率合成器，其主要特点是，所述的频率合成器包括谐波提取模块、锁相环、直接频率数字合成器以及参考源，其中，
[0022]谐波提取模块，用以提取参考源多谐波分量，并选择合适的分量，提供给内插混频器，同时提供直接频率数字合成器的参考时钟；
[0023]锁相环，用以实现压控振荡器输出信号与参考信号的锁定，所述的锁相环的反馈回路包括所述的混频器而不包括分频器，所述的混频器用以保证宽带频率输出；
[0024]直接频率数字合成器，用以提供锁相环的输入参考；
[0025]参考源，用以提供频率合成器所需的所有基准信号，所述的参考源包括数个谐波分量。
[0026]较佳地，所述的谐波提取模块包括:
[0027]数个谐波通路，用以滤选出参考源的奇次谐波信号，并进行功率放大，所述的谐波通路的数量根据所述的锁相环的输出频率范围和鉴相频率范围确定；
[0028]单刀多掷开关，用以根据频率要求切换特定通路的谐波信号给所述的混频器；
[0029]所述的谐波提取模块中的谐波通路的每一路都包括一带通滤波器和一放大器，所述的带通滤波器用以选取特定的谐波频率、滤除基波信号和其他谐波信号，所述的带通滤波器的中心频率为该路谐波信号的频率；所述的放大器用以对谐波信号进行放大，使其满足所述的混频器对输入信号功率的要求。
[0030]更佳地，所述的锁相环包括鉴相器、电荷泵、环路滤波器、压控振荡器、功分器、混频器和低通滤波器，所述的锁相环不包含任何形式的整数或小数分频器；
[0031]所述的锁相环的压控振荡器的输出信号的频率范围不低于一个倍频程；
[0032]所述的锁相环鉴相器的两个输入信号分别来自所述的直接频率数字合成器和反馈回路；
[0033]所述的反馈回路包括混频器和低通滤波器，所述的混频器的两个输入信号分别来自功分器和所述的单刀多掷开关，所述的混频器的输出信号送至所述的低通滤波器，所述的低通滤波器的输出信号连接至所述的鉴相器的输入端。
[0034]更进一步地，所述的直接频率数字合成器用以作为锁相环的参考，所述的直接频率数字合成器的分辨率不超过0.01Hz，所述的直接频率数字合成器的频率调整范围不低于100MHz，所述的直接频率数字合成器的输入时钟来自于所述的谐波提取模块，所述的直接频率数字合成器的输出信号传送至所述的鉴相器的一个输入端。
[0035]采用了该发明中的基于谐波混频的无分频器宽带低相噪频率合成器，具有如下有益效果:
[0036](I)本发明在锁相环反馈回路中引入混频，并且混频器的本振信号来源于参考源的多个谐波分量，通过开关切换不同的谐波分量，使得混频器的输出频率范围与DDS的输出频率范围相同，即混频器的输出可以直接与DDS的输出进行鉴相，从而在反馈回路中彻底取消了分频器。锁相环是目前广泛应用的一种频率合成方法，锁相环的反馈回路中分频器对输出相位噪声有显著的恶化。用混频器代替分频器可以有效降低分频比，改善相位噪声。由于混频器对相噪的恶化只是加性的，而分频器对相噪的恶化是倍数关系的，因此本发明在宽带的范围内大大改善了相位噪声。
[0037](2)本发明基于参考源的谐波提取电路中仅增加了滤波器、放大器、开关等常用器件，加上简单的控制电路，实现较为简单，而且可以支持宽频带。本发明的频率合成器可以应用于信号源、频谱仪等高性能测量仪器中，具有更广泛的应用范围。
【专利附图】
【附图说明】
[0038]图1为现有技术中的直接频率数字合成器+锁相环的频率合成框图。
[0039]图2为现有技术中锁相环频率合成的相噪模型。
[0040]图3为现有技术中反馈回路引入直接频率数字合成器混频的框图。
[0041]图4为现有技术中反馈回路引入另一锁相环混频的框图。[0042]图5为本发明的基于谐波混频的无分频器宽带低相噪频率合成器的结构示意图。
[0043]图6为本发明的基于谐波混频的无分频器宽带低相噪频率合成器的详细电路示意图。
[0044]图7为本发明的锁相环的结构示意图。
[0045]图8为本发明的谐波提取模块的结构示意图。
【具体实施方式】
[0046]为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
[0047]本发明涉及一种宽带低相噪的频率合成方式，对于测试、通信及仪器仪表行业有极为广泛的应用价值。具体的说是通过提取参考源的多个谐波分量，与主环路输出的反馈信号进行向下混频，将反馈输出搬移到极低的频段，从而彻底取消反馈回路的分频器，实现降低相噪的功能。
[0048]针对现代通信测试仪器领域中对于频率合成器既要宽频带又要低相噪的要求，本发明充分利用了参考源的谐波特性，并对谐波进行提取放大，然后通过开关选取合适的谐波分量，与PLL中VCO (Voltage Controlled Oscillator,电压控制振荡器)的输出进行混频，再反馈与DDS进行鉴相的方案，在宽带锁相环的反馈回路中彻底省略了分频器，从而大大改善了相噪。
[0049]本方案的主要单元包括:锁相环、DDS、谐波提取电路和参考源，如图5所示。
[0050]本方案的锁相环是基于混频反馈方式，如图6所示，与传统锁相环的主要区别是用混频器代替了分频器，它包括鉴相器、电荷泵、环路滤波器、压控振荡器(VC0)、功分器、混频器和低通滤波器。本方案锁相环中的VCO是一个宽频带振荡器，至少一个倍频程。
[0051]锁相环鉴相器有两个输入，一个来自于反馈回路，一个来自于DDS。本方案中的DDS是为了提高频率分辨率，DDS的输出频率在一定范围内可调。DDS的输出频率相比于VCO的输出频率低很多，通常与鉴相器的鉴相频率相当，因此VCO输出的射频信号要下变频然后才能与DDS的输出进行鉴相，本方案中实现下变频的单元是混频器。混频器对相位噪声的影响是加性的，在混频器输出的端相位噪声近似为混频器两个输入端信号的相位噪声和混频器自身的噪声之和。
[0052]混频器的本振信号来自于谐波提取电路，如图7所示。谐波提取电路是本发明的核心模块，它将参考源的谐波进行滤波、放大、并进行开关切换，可以提取多个谐波分量，并根据下变频的需要提供给混频器，各谐波分量的频率差不超过DDS的输出频率，不超过鉴相器的鉴相频率，并且各谐波分量的最高与最低频率差等于锁相环的VCO输出频率，确保混频后的反馈信号的频率范围与DDS的输出频率范围相同，在鉴相器的工作频率范围内。
[0053]以下结合附图8说明，以参考源频率为100MHz，频率合成器输出频率I?2GHz为例，对本发明的方案进行更加详细的说明，具体如下:
[0054]参考源中含有丰富的奇次谐波，通常这些谐波分量是需要滤除的，但是在本发明中充分利用了其谐波特性，为了提取谐波，参考源被分为6路，每一路包含I个带通滤波器和放大器，以图8为例，6个带通滤波器的中心频率分别为0.9GHz、1.1GHzU.3GHz、1.5GHz、
1.7GHz、l.9GHz，都是参考源的谐波频率，每一路中放大器的工作频段包含该路的谐波频率。6路谐波信号接入一个6选一的单刀多掷开关，开关的作用是根据需要选通其中一路作为混频器的本振输入。
[0055]谐波提取电路中的一路谐波信号作为DDS的时钟输入，在图8中是0.9GHz通路的谐波接入到DDS的时钟输入端，改变DDS的控制字，可以改变DDS的输出信号频率，图8中DDS的输出信号频率范围设定为IOOMHz?200MHz，这个信号作为锁相环的参考输入，连接到锁相环路中的鉴相器。鉴相器的输出信号连接至电荷泵，再经过环路滤波器进行滤波，由此鉴相器两个输入信号的相位差在环路滤波器的输出端转变为电平信号。该电平信号作为压控振荡器VCO的输入控制信号，用于改变VCO的输出信号频率，直至锁定。VCO的输出信号经过功分器分为两路，一路就是频率合成器的最终输出，另一路接入混频器的RF输入端，与前面所述单刀多掷开关选通的谐波信号进行混频。VCO的输出信号频率范围是I?2GHz，而谐波提取电路提供的混频器的谐波信号频率范围0.9GHz?1.9GHz，以200MHz为间隔，在这6个谐波分量中选取合适的值接入混频器，可以确保混频器的输出频率范围在100?200MHz之间。混频器的输出信号接一个截止频率为200MHz的低通滤波器，就可以滤除混频产生的其他干扰信号。低通滤波器的输出就是锁相环的反馈信号，送至鉴相器的另一输入端，与前面所提到的DDS的输出信号进行鉴相。
[0056]基于以上实现方式，既可以输出I个倍频程的宽带信号，又彻底省去了分频器，大大改善了频率合成的相位噪声。
[0057]采用了该发明中的基于谐波混频的无分频器宽带低相噪频率合成器，具有如下有益效果:
[0058](I)本发明在锁相环反馈回路中引入混频，并且混频器的本振信号来源于参考源的多个谐波分量，通过开关切换不同的谐波分量，使得混频器的输出频率范围与DDS的输出频率范围相同，即混频器的输出可以直接与DDS的输出进行鉴相，从而在反馈回路中彻底取消了分频器。锁相环是目前广泛应用的一种频率合成方法，锁相环的反馈回路中分频器对输出相位噪声有显著的恶化。用混频器代替分频器可以有效降低分频比，改善相位噪声。由于混频器对相噪的恶化只是加性的，而分频器对相噪的恶化是倍数关系的，因此本发明在宽带的范围内大大改善了相位噪声。
[0059](2)本发明基于参考源的谐波提取电路中仅增加了滤波器、放大器、开关等常用器件，加上简单的控制电路，实现较为简单，而且可以支持宽频带。本发明的频率合成器可以应用于信号源、频谱仪等高性能测量仪器中，具有更广泛的应用范围。
[0060]在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
【权利要求】
1.一种基于谐波混频的无分频器宽带低相噪频率合成器，其特征在于，所述的频率合成器包括谐波提取模块、锁相环、直接频率数字合成器以及参考源，其中， 谐波提取模块，用以提取参考源多谐波分量，并选择合适的分量，提供给内插混频器，同时提供直接频率数字合成器的参考时钟； 锁相环，用以实现压控振荡器输出信号与参考信号的锁定，所述的锁相环的反馈回路包括所述的混频器而不包括分频器，所述的混频器用以保证宽带频率输出； 直接频率数字合成器，用以提供锁相环的输入参考； 参考源，用以提供频率合成器所需的所有基准信号，所述的参考源包括数个谐波分量。
2.根据权利要求1所述的基于谐波混频的无分频器宽带低相噪频率合成器，其特征在于，所述的谐波提取模块包括: 数个谐波通路，用以滤选出参考源的奇次谐波信号，并进行功率放大，所述的谐波通路的数量根据所述的锁相环的输出频率范围和鉴相频率范围确定； 单刀多掷开关，用以根据频率要求切换特定通路的谐波信号给所述的混频器； 所述的谐波提取模块中的谐波通路的每一路都包括一带通滤波器和一放大器，所述的带通滤波器用以选取特定的谐波频率、滤除基波信号和其他谐波信号，所述的带通滤波器的中心频率为该路谐波信号的频率；所述的放大器用以对谐波信号进行放大，使其满足所述的混频器对输入信号功率的要求。
3.根据权利要求2所述的基于谐波混频的无分频器宽带低相噪频率合成器，其特征在于，所述的锁相环包括鉴相器、电荷泵、环路滤波器、压控振荡器、功分器、混频器和低通滤波器，所述的锁相环不包含任何形式的整数或小数分频器； 所述的锁相环的压控振荡器的输出信号的频率范围不低于一个倍频程； 所述的锁相环鉴相器的两个输入信号分别来自所述的直接频率数字合成器和反馈回路； 所述的反馈回路包括混频器和低通滤波器，所述的混频器的两个输入信号分别来自功分器和所述的单刀多掷开关，所述的混频器的输出信号送至所述的低通滤波器，所述的低通滤波器的输出信号连接至所述的鉴相器的输入端。
4.根据权利要求3所述的基于谐波混频的无分频器宽带低相噪频率合成器，其特征在于，所述的直接频率数字合成器用以作为锁相环的参考，所述的直接频率数字合成器的分辨率不超过0.01Hz，所述的直接频率数字合成器的频率调整范围不低于100MHz，所述的直接频率数字合成器的输入时钟来自于所述的谐波提取模块，所述的直接频率数字合成器的输出信号传送至所述的鉴相器的一个输入端。
【文档编号】H03L7/18GK103762978SQ201410025497
【公开日】2014年4月30日 申请日期:2014年1月20日 优先权日:2014年1月20日
【发明者】蒋政波, 洪伟, 李胜寅, 鲁永智, 田玲, 陈忆元 申请人:东南大学, 上海创远仪器技术股份有限公司