包括使用谐波混频的异步时间交错数字化器的测试和测量仪器的制造方法
【专利说明】包括使用谐波混频的异步时间交错数字化器的测试和测量 仪器
【背景技术】
[0001] 本发明涉及测试和测量仪器，并且更特别地涉及包括一个或多个异步时间交错数 字化器的测试和测量仪器，该一个或多个异步时间交错数字化器利用谐波混频来减少噪 音。
[0002] 诸如数字示波器之类的测试和测量仪器的可用带宽可能会受到用于对输入信号 进行数字化的模数转换器（ADC)的限制。ADC的可用带宽可以被限制到模拟带宽或者ADC 的最大采样率的一半中的较小者。已经开发了各种技术以利用现有的ADC来对较高带宽的 信号进行数字化。
[0003] 例如，同步时间交错可以被用于实现有效的较高采样率。多个ADC可以在单个采 样周期内及时地对输入信号偏离进行采样。数字化后的输出可以被组合到一起，以达到有 效的倍增采样率。然而，如果ADC的模拟带宽变为限制因子，则需要诸如多路交错跟踪和保 持放大器之类的高带宽前端来实现较高带宽。
[0004] 常规的基于跟踪和保持放大器的时间交错系统使得跟踪和保持放大器以类似于 或慢于ADC信道带宽的采样率来设置时钟，从而ADC将具有足够的时间稳定到保持值。ADC 与跟踪和保持放大器同步设置时钟以便数字地捕获每一个保持值。对于跟踪和保持放大器 的这种限制继而限制了 ADC采样率。此外，为了满足奈奎斯特采样定理，ADC采样率被降低 到低于ADC信道带宽的两倍。结果，需要许多时间交错ADC信道以实现期望的性能。
[0005] 随着ADC信道数量的增加，系统的整体成本和复杂性也增加。例如，前端芯片现在 必须驱动更多的ADC信道，包括附加的ADC电路、设置时钟电路等等，以得到达到适当的值 的总的净采样率。芯片的尺寸和复杂性也导致更长的通信路径，并且因此导致寄生电容、电 磁噪声、设计难度等的增加。
[0006] 在另一技术中，输入信号的子频带可以被下变频到可通过较低采样率ADC的频率 范围。换句话说，宽的输入带宽可以被分离成多个较低带宽ADC信道。在数字化之后，子频 带可以被数字地上变频到各自的原始频率范围并且被组合成输入信号的表示。该技术的一 个显著缺点是当对任意输入信号进行数字化时的固有噪声惩罚，其中所述任意输入信号的 频率组成能够被路由至仅一个ADC信道。再组合的输出将包含来自仅一个ADC的信号能量， 但包含来自所有ADC的噪声能量，从而使信噪比（SNR)降级。
[0007] 因此，仍然需要用于在异步时间交错构架中由所有ADC信道对任何频率的输入信 号进行数字化从而避免噪声惩罚的改进设备和方法。
【附图说明】
[0008] 图1为根据本发明的实施例的用于使用谐波混频的测试和测量仪器的ADC系统的 框图。
[0009] 图2-8示出了在图1的用于测试和测量仪器的ADC系统中的各种信号的频谱分量 的示例。
[0010] 图9-12为图1的谐波混频器的示例的框图。
[0011] 图13为图1的具有补偿振荡器的异步时间交错（ATI)数字化器的框图的实施例。
[0012] 图14为图1的具有补偿振荡器的ATI数字化器的框图的另一实施例。
【具体实施方式】
[0013] 本公开描述了用于使用谐波混频的测试和测量仪器的ADC系统的实施例。
[0014] 图1为根据本发明实施例的用于使用谐波混频的测试和测量仪器的ADC系统的框 图。在该实施例中，所述仪器包括分离器10,所述分离器10被配置成将具有特定频谱的输 入信号12分离成多个分离信号14和16,每个分离信号基本上包括输入信号12的整个频 谱。分离器10可以是能够将输入信号12分离成多个信号的任何种类的电路。例如，分离 器10可以是电阻分压器。因此，输入信号12的基本上所有频率分量可以存在于每个分离 信号14和16中。然而，根据路径数、所使用的谐波信号等等，对于分离器10的各种分离信 号的频率响应可以是不同的。
[0015] 分离信号14和16分别是到谐波混频器18和24的输入。谐波混频器18被配置 成将分离信号14与谐波信号20混频从而产生混频信号22。类似地，谐波混频器24被配置 成将分离信号16与谐波信号26混频从而产生混频信号28。
[0016] 如这里所使用的，谐波混频器是一种被配置成将信号与多个谐波混频的设备。尽 管已经结合谐波混频描述了乘法和/或混频，如下面将进一步详细描述的，可使用具有将 信号与多个谐波相乘的效果的设备作为谐波混频器。
[0017] 在一些实施例中，多个谐波可以包括零阶谐波或DC分量。例如，在一些实施例中， 谐波信号20可以是由等式⑴表示的信号：
[0018] 1+2〇〇8(2 31?^) (1)
[0019] 这里，匕表示一阶谐波，并且t表示时间。因此，具有等式（1)形式的信号具有处 于DC和频率谐波。
[0020] 谐波信号26可以是由等式（2)表示的信号：
[0021] UcosUnFit) (2)
[0022] 类似于谐波信号20,谐波信号26具有处于DC和频率匕的谐波。然而，频率F屬 的一阶谐波相对于谐波信号20中类似的一阶谐波是异相180度的。
[0023] 数字化器30被配置成对混频信号22进行数字化。类似地，数字化器32被配置成 对混频信号28进行数字化。数字化器30和32可以是任何种类的数字化器。尽管未说明， 但每个数字化器30和32可以根据需要具有前置放大器、滤波器、衰减器和其它模拟电路。 因此，输入到数字化器30的混频信号22例如可以在数字化前被放大、衰减或者以其他方式 被滤波。
[0024] 数字化器30和32被配置成以有效采样率操作。在一些实施例中，数字化器30可 以包括单个模数转换器（ADC)。然而，在其它的实施例中，数字化器30可以包括以较低采样 率操作的多个交错的ADC，以实现较高的有效采样率。
[0025] 谐波信号20和26中的至少一个的一阶谐波与数字化器30和32中的至少一个的 有效采样率不同。例如，谐波信号20的一阶谐波Fi可以是34GHz。数字化器30的采样率 可以是50GS/s。因此，一阶谐波匕不同于有效采样率。
[0026] 在一些实施例中，谐波信号的一阶谐波不需要是至少一个数字化器的有效采样率 的整数倍或者约数。换句话说，在一些实施例中，与谐波混频器相关联的谐波信号的一阶谐 波不是至少一个数字化器的有效采样率的整数倍或者约数。
[0027] 在一些实施例中，谐波信号的一阶谐波可以处于至少一个数字化器的有效采样率 和至少一个数字化器的有效采样率的一半之间。特别地，如下面将进一步详细描述的，这种 频率允许高于和/或低于一阶谐波的较高频率分量被下混频至频率低于数字化器30的采 样率的一半。因此，这种频率分量可以由数字化器30有效地进行数字化。
[0028] 应当理解的是，输入信号12的所有频带通过所有路径。换句话说，当多于一个的 信道被组合以用于处理单个输入信号12时，每个信道或路径基本上接收输入信号12的整 个带宽。由于输入信号12通过所有的数字化器进行传送，所以信噪比被明显地改进。
[0029] 滤波器36可以被配置成对来自数字化器30的数字化后的混频信号34进行滤波。 类似地，滤波器42可以被配置成对来自数字化器32的混频信号40进行滤波。谐波混频器 46和52被配置成将滤波后的混频信号38和44分别与谐波信号48和54混频。在一些实 施例中，谐波信号48和54可以在频率和相位上与相应的谐波信号20和26基本上相似。尽 管谐波信号20和26为模拟信号并且谐波信号48和54为数字信号，针对这些谐波信号的 缩放因子可以彼此相同或类似。输出信号50和56被称为再混频信号50和56。组合器58 被配置成将再混频信号50和56组合为重构的输入信号60。在一些实施例中，组合器58可 以不仅仅实现信号的相加。例如，可以在组合器58中实现平均、滤波、缩放等等。
[0030] 滤波器36和42、谐波混频器46和52、谐波信号48和54、组合器58和其它相关联 的元件可以被数字地实现。例如，数字信号处理器OSP)、微处理器、可编程逻辑器件、通用 处理器或者具有根据期望的适当外围设备的其它处理系统，可以被用于实现处理数字化后 的信号的功能。介于完全集成与全部分立组件之间的任何变型均可以被用于实现该功能。
[0031] 使用谐波信号20、26、48和54的一些同步形式。例如，谐波信号20和26的谐波可 以被锁定到与数字化器30和32相关的时钟。在另一个示例中，谐波信号可以被数字化。因 此，一阶谐波将可用于同步谐波信号48和54。在另一个示例中，频带外的音调可以被添加 到混频信号22和28中的一个或多个。利用34GHz、19. 125GHz和21. 25GHz音调或者34GHz 的9/16和10/16的一阶谐波可以被添加到混频信号22。由于这些音调位于由滤波器36最 终建立的滤波带宽（即根据过渡频带大约为18GHz)之外，所以这些音调能够对重构的信号 60具有基本上可忽略的影响。然而，由于音调可能小于奈奎斯特频率，即对于50GS/s的采 样率小于25GHz，所以所述音调可以通过在滤波之前利用数字化后的混频信号34来获取。 无论使用何种技术，谐波信号20和26与数字谐波信号48和54之间的相位和频率关系可 以被维持。
[0032] 图2-8图示了图1中的用于测试和测量仪器的ADC系统中的各种信号的频谱分量 的示例。参照图1和2,频谱