一种量化范围可编程的dac结构的制作方法
【专利摘要】本发明公开了一种量化范围可编程的DAC结构，其特征在于：该DAC由译码电路、子DAC及量化DAC组成。译码电路、子DAC、量化DAC依次顺连，子DAC中包含开关阵列及基准电压产生电路，子DAC为量化DAC提供基准电压；译码电路将输入信号译码产生控制信号并将该控制信号接入子DAC中使其产生不同的输出电压；量化DAC在不同的基准电压下产生量化范围不同的输出电压，实现DAC输出量化范围的可编程，解决单一量化范围的DAC在实际应用中的不足。
【专利说明】—种量化范围可编程的DAC结构
【技术领域】
[0001]本发明主要涉及数据转换领域，具体是一种量化范围可编程的DAC。
【背景技术】
[0002]数模转换器(DAC)是现代数字电路中重要的接口电路之一，其广泛用于通信、音频及视频等应用领域。DAC的发展经历了分立器件搭建、通用集成电路模块与分立器件搭建、单片系统集成等几个发展阶段，在精度、处理速度的提高及成本的控制上都取得了很大的进步，但是传统的DAC仍存在一些不足。
[0003]在目前的应用系统中，DAC通常只有一个量化范围，即只有一个固定的输出电压范围，这在许多系统中是很不方便的。例如，在射频通信领域，在不同的通信码率时，要求DAC为频率综合器提供不同的调制电压，此时只有一个量化范围的DAC将不能满足后续电路的要求。
【发明内容】
[0004]为了克服现有的DAC只有一种固定量化范围在实际应用中的不足，本发明提供了一种量化范围可编程的DAC结构，其特征在于:该DAC由译码电路、子DAC及量化DAC组成。译码电路、子DAC、量化DAC依次顺连，子DAC中包含开关阵列及基准电压产生电路，子DAC为量化DAC提供基准电压；译码电路将输入信号译码产生控制信号并将该控制信号接入子DAC中使其产生不同的输出电压；量化DAC在不同的基准电压下产生量化范围不同的输出电压，实现DAC输出量化范围的可编程。
[0005]本发明所述的DAC结构包括一个译码电路，译码电路的输出值对应子DAC不同基准电压的输出。
[0006]本发明所述的子DAC包含开关阵列及基准电压产生电路，子DAC的输出电压用作量化DAC的基准电压，子DAC中的开关阵列接收译码电路产生的控制信号，该控制信号通过控制基准电压输出通路上的开关的导通与关断来确定所述子DAC提供给量化DAC的基准电压值的大小。该子DAC中的开关由PMOS管构成，且该子DAC中包含多个输出缓冲器，输出缓冲器隔尚在子DAC与量化DAC之间。
[0007]本发明所述的DAC结构包括一个量化DAC，该DAC的基准电压不同，可产生量化范围不同的输出电压。
【专利附图】
【附图说明】
[0008]图1为本发明DAC的输入从全O至全I变化时DAC的输出波形；
图2为本发明DAC的结构不意图；
图3为本发明中译码电路的框图及原理图；
图4为本发明中译码电路的功能输出波形；
图5为本发明中子DAC中的开关阵列。
【具体实施方式】
[0009]图2为本发明的实施例的结构示意图，该电路主要有三个部分:一个译码电路，用于将输入信号转变为控制信号；一个子DAC，该子DAC包含基准电压产生电路及开关阵列，子DAC为量化DAC提供基准电压；一个量化DAC，根据输入的并行数据产生具有一定量化范围的输出电压。
[0010]本发明量化范围可编程的DAC结构的具体工作过程如下:在图2中，译码电路产生的控制信号接入子DAC中控制子DAC的输出电压的大小。子DAC的输出电压接入量化DAC中，作为量化DAC的基准电压，控制信号不同，产生的基准电压不同。量化DAC在不同的基准电压下，根据输入的并行数据产生量化范围不同的输出电压。
[0011]译码电路的框图及原理图如图3所示，其在不同的输入信号下产生的控制信号的波形如图4所示。
[0012]在图5中，开关阵列中的开关由PMOS管构成，该开关有三个端口:一端连接到译码电路的输出端，用于控制开关的导通与关断；一端接入到基准电压产生电路；一端连接到基准电压输出端。当译码电路输出为低电平时开关导通，对应的基准电压输出通路导通，子DAC输出对应支路上的基准电压，译码电路产生的控制信号不同，产生的基准电压不同。
[0013]以上已详细描述了本发明的实施例，本发明的保护范围应以权利要求书为准。
【权利要求】
1.一种量化范围可编程的DAC结构，其特征在于:该DAC由译码电路、子DAC及量化DAC组成，译码电路、子DAC、量化DAC依次顺连，子DAC中包含开关阵列及基准电压产生电路，子DAC为量化DAC提供基准电压；译码电路将输入信号译码产生控制信号并将该控制信号接入子DAC中使其产生不同的输出电压；量化DAC在不同的基准电压下产生量化范围不同的输出电压，实现DAC输出量化范围的可编程。
2.根据权利要求1所述的DAC，其特征在于:包括一个子DAC，该DAC的输出电压作为量化DAC的基准电压，该子DAC接收译码电路产生的控制信号，该控制信号确定所述子DAC提供给量化DAC的基准电压值的大小。
3.根据权利要求1所述的DAC，其特征在于:包括一个量化DAC，该DAC的基准电压不同时，可产生量化范围不同的输出电压。
4.根据权利要求1所述的DAC，其特征在于:包括一个译码电路，译码电路的输出接入子DAC模块的开关阵列中，使子DAC输出不同的基准电压提供给量化DAC。
5.根据权利要求2所述的子DAC，其特征在于:包括基准电压产生电路和由多个MOS管构成的开关阵列，开关阵列连接译码电路的输出，用于控制子DAC的输出电压值。
6.根据权利要求2所述的子DAC，其特征在于:包括多个输出缓冲器，该缓冲器连接在子DAC的输出端与量化DAC的基准电压输入端之间。
7.根据权利4所述的开关阵列，其特征在于:该开关是由多个PMOS管构成的开关，当控制信号为低电平时开关导通。
【文档编号】H03M1/66GK104202051SQ201410420161
【公开日】2014年12月10日 申请日期:2014年8月25日 优先权日:2014年8月25日
【发明者】洪静 申请人:长沙瑞达星微电子有限公司