一种级联式三值低功耗多米诺可逆计数器的制造方法
【专利摘要】本发明公开了一种级联式三值低功耗多米诺可逆计数器，包括n位三值绝热多米诺计数器单元及n-1位三值绝热多米诺进位借位电路，三值绝热多米诺计数器单元包括三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺T运算电路，其中n为大于等于2的整数；通过对可逆计数器和绝热多米诺电路结构及工作原理的研究，首先以开关信号理论为指导设计具有置位复位功能的三值绝热多米诺D触发器、然后分别设计三值绝热多米诺正反循环门电路与三值绝热多米诺进位借位电路来实现计数器正反计数和级联，在此基础上实现多位三值低功耗多米诺可逆计数器；优点是通过HSPICE仿真结果表明本发明所设计的电路具有正确的逻辑功能和明显的低功耗特性。
【专利说明】一种级联式三值低功耗多米诺可逆计数器
【技术领域】
[0001] 本发明涉及一种计数器，尤其是涉及一种级联式三值低功耗多米诺可逆计数器。
【背景技术】
[0002] 集成电路的飞速发展必定遇到面积、连线等瓶颈，多值逻辑为解决这些问题开辟 了一种有效途径。与传统二值电路相比，使用多值信号的电路能提高空间与时间利用率，并 且能成倍增加数据处理能力。计数器是构成数字系统的重要部分，其中可逆计数器是一种 可用来脉冲计数的计数电路，可以实现加法和减法计数，常用作数字系统的分频、定时和执 行数字运算以及其它特定的逻辑功能，除此之外还可以用于反复进退运动的场合，被广泛 应用于电路设计中。对多值可逆计数器的研究可进一步丰富多值数字系统，提高数字系统 信息处理密度和速度。
[0003] 多米诺电路相较于静态CMOS电路的优势在于面积和速度。但普通多米诺电路采 用直流电源供电，能量总是以不可逆转的形式消耗，而改变能量转换方式的能量恢复型多 米诺电路能实现能量的重复利用，在预充电阶段通过电荷对节点电容预充电，在求值阶段 回收电荷至交流脉冲电源实现能量恢复，使电路表现为低功耗特性。
[0004] 鉴此，结合多值逻辑和绝热多米诺电路，设计三值绝热多米诺D触发器、三值绝热 多米诺正反循环门以及三值绝热多米诺进位借位电路来实现级联式三值低功耗多米诺可 逆计数器，具有重大意义。
【发明内容】
[0005] 本发明所要解决的技术问题是提供一种级联式三值低功耗多米诺可逆计数器，该 可逆计数器采用三值绝热多米诺D触发器、三值绝热多米诺正反循环门、三值绝热多米诺 进位借位电路、三值绝热多米诺文字运算电路和三值绝热多米诺T运算电路实现可逆计数 功能，实现多值逻辑和绝热多米诺电路的结合，具有明显的低功耗特性。
[0006] 本发明解决上述技术问题所采用的技术方案为：一种级联式三值低功耗多米诺可 逆计数器，包括η位三值绝热多米诺计数器单元及n-1位三值绝热多米诺进位借位电路，所 述的三值绝热多米诺计数器单元包括三值绝热多米诺D触发器、三值绝热多米诺正反循环 门和三值绝热多米诺T运算电路，其中η为大于等于2的整数；
[0007] 所述的三值绝热多米诺D触发器具有信号输入端、复位端、置位端、反相置位端、 信号输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三 值绝热多米诺D触发器的第一时钟信号输入端接入第一时钟信号，所述的三值绝热多米诺 D触发器的第二时钟信号输入端接入第二时钟信号，所述的三值绝热多米诺D触发器的第 三时钟信号输入端接入第三时钟信号，所述的第一时钟信号和所述的第二时钟信号的幅值 电平对应逻辑2,所述的第一时钟信号和所述的第二时钟信号的相位相差180度，所述的第 三时钟信号的幅值电平对应逻辑1，所述的第三时钟信号的相位与所述的第二时钟信号的 相位相同；
[0008] 所述的三值绝热多米诺正反循环门具有信号输入端、借位端、进位端、第一输出 端、第二输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述 的三值绝热多米诺正反循环门的第一时钟信号输入端接入所述的第一时钟信号，所述的三 值绝热多米诺正反循环门的第二时钟信号输入端接入所述的第二时钟信号，所述的三值绝 热多米诺正反循环门的第三时钟信号输入端接入所述的第三时钟信号；
[0009] 所述的三值绝热多米诺T运算电路包括第一信号输入端、第二信号输入端、第三 信号输入端、选择信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端， 所述的三值绝热多米诺T运算电路的第一时钟信号输入端接入所述的第一时钟信号，所述 的三值绝热多米诺T运算电路的第二时钟信号输入端接入所述的第二时钟信号；
[0010] 所述的三值绝热多米诺正反循环门的借位端为所述的三值绝热多米诺计数器单 元的借位端，所述的三值绝热多米诺正反循环门的进位端为所述的三值绝热多米诺计数器 单元的进位端，所述的三值绝热多米诺正反循环门的第一输出端与所述的三值绝热多米诺 T运算电路的第一信号输入端连接，所述的三值绝热多米诺正反循环门的第二输出端与所 述的三值绝热多米诺T运算电路的第三信号输入端连接，所述的三值绝热多米诺T运算电 路的信号输出端与所述的三值绝热多米诺D触发器的信号输入端连接，所述的三值绝热多 米诺正反循环门的信号输入端与所述的三值绝热多米诺D触发器的信号输出端连接且两 者的公共连接端为所述的三值绝热多米诺计数器单元的信号输出端，所述的三值绝热多米 诺T运算电路的选择信号输入端为所述的三值绝热多米诺计数器单元的选择信号输入端， 所述的三值绝热多米诺D触发器的复位端为所述的三值绝热多米诺计数器单元的复位端， 所述的三值绝热多米诺D触发器的置位端为所述的三值绝热多米诺计数器单元的置位端， 所述的三值绝热多米诺D触发器的反相置位端为所述的三值绝热多米诺计数器单元的反 相置位端；
[0011] 所述的三值绝热多米诺进位借位电路包括信号输入端、低位进位信号输入端、低 位借位信号输入端、高位借位信号输出端，高位进位信号输出端、第一时钟信号输入端和第 二时钟信号输入端，所述的三值绝热多米诺进位借位电路的第一时钟信号输入端接入所述 的第一时钟信号，所述的三值绝热多米诺进位借位电路的第二时钟信号输入端接入所述的 第二时钟信号；
[0012] 第1位所述的三值绝热多米诺计数器单元的进位端接入所述的第一时钟信号，第 1位所述的三值绝热多米诺计数器单元的借位端接入逻辑〇信号，第1位所述的三值绝热 多米诺进位借位电路的低位进位信号输入端接入所述的第二时钟信号，第1位所述的三值 绝热多米诺进位借位电路的低位借位信号输入端接入逻辑0信号；η位所述的三值绝热多 米诺计数器单元的选择信号输入端均连接，η位所述的三值绝热多米诺计数器单元的复位 端均连接，η位所述的三值绝热多米诺计数器单元的置位端均连接，η位所述的三值绝热多 米诺计数器单元的反相置位端均连接；第k位所述的三值绝热多米诺进位借位电路的高位 进位信号输出端分别与第k+Ι位所述的三值绝热多米诺进位借位电路的低位进位信号输 入端和第k+Ι位所述的三值绝热多米诺计数器单元的进位端连接，第k位所述的三值绝热 多米诺进位借位电路的高位借位信号输出端分别与第k+Ι位所述的三值绝热多米诺进位 借位电路的低位借位信号输入端和第k+Ι位所述的三值绝热多米诺计数器单元的借位端 连接，第n-1位所述的三值绝热多米诺进位借位电路的高位借位信号输出端和第η位所述 的三值绝热多米诺计数器单元的借位端连接，第η-l位所述的三值绝热多米诺进位借位电 路的高位进位信号输出端和第η位所述的三值绝热多米诺计数器单元的进位端连接，其中 k= 1，2,……，n-2,第m位所述的三值绝热多米诺进位借位电路的信号输入端与第m+1位 所述的三值绝热多米诺计数器单元的信号输出端连接，m= 1，2,……，n-l。
[0013] 所述的三值绝热多米诺D触发器包括第一三值绝热多米诺文字运算电路、逻辑1 与逻辑2控制信号产生电路和触发器响应信号输出电路；
[0014] 所述的第一三值绝热多米诺文字运算电路包括第一 PMOS管、第二PMOS管、第三 PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一 NMOS管、第二NMOS管、第三NMOS 管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第 十NMOS管、第i^一 NMOS管、第十二NMOS管和第十三NMOS管；所述的第一 PMOS管的源极、 所述的第二NMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的栅极、所述 的第四PMOS管的源极、所述的第五NMOS管的漏极、所述的第五PMOS管的栅极、所述的第六 NMOS管的栅极、第九NMOS管的源极、第i^一 NMOS管的源极和第十三NMOS管的源极连接且 其公共连接端为所述的第一三值绝热多米诺文字运算电路的第一时钟信号输入端，所述的 第一 PMOS管的栅极、所述的第二NMOS管的栅极、所述的第二PMOS管的源极、所述的第三 NMOS管的漏极、所述的第四PMOS管的栅极、所述的第五NMOS管的栅极、所述的第五PMOS管 的源极、所述的第六NMOS管的漏极、第八NMOS管的栅极、第十NMOS管的栅极和第十二NMOS 管的栅极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的第二时钟信 号输入端，所述的第一匪OS管的栅极和所述的第四NMOS管的栅极连接且其公共连接端为 所述的第一三值绝热多米诺文字运算电路的信号输入端，所述的第一 PMOS管的漏极、所述 的第一 NMOS管的源极和、所述的第三PMOS管的栅极和所述的第十NMOS管的源极连接，所 述的第一 NMOS管的漏极和所述的第二NMOS管的源极连接，所述的第二PMOS管的漏极和所 述的第三PMOS管的源极连接，所述的第三PMOS管的漏极、所述的第三NMOS管的源极和所 述的第七NMOS管的源极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的源极、所述 的第六PMOS管的栅极和所述的第七NMOS管的栅极连接，所述的第四NMOS管的漏极和所述 的第五NMOS管的源极连接，所述的第五PMOS管的漏极和所述的第六PMOS管的源极连接， 所述的第六PMOS管的漏极、所述的第六NMOS管的源极和所述的第八NMOS管的源极连接， 所述的第八NMOS管的漏极和所述的第九NMOS管的栅极连接，所述的第十NMOS管的漏极和 所述的第十一 NMOS管的栅极连接，所述的第七NMOS管的漏极和所述的第十二NMOS管的 源极连接，所述的第十二NMOS管的漏极和所述的第十三NMOS管的栅极连接，所述的第九 NMOS管的漏极为所述的第一三值绝热多米诺文字运算电路的第三信号输出端；所述的第 十一 NMOS管的漏极为所述的第一三值绝热多米诺文字运算电路的第一信号输出端，所述 的第十三NMOS管的漏极为所述的第一三值绝热多米诺文字运算电路的第二信号输出端；
[0015] 所述的逻辑1与逻辑2控制信号产生电路包括第七PMOS管、第八PMOS管、第十四 NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管 和第二十NMOS管；所述的触发器响应信号输出电路包括第九PMOS管、第十PMOS管和第 二i^一NMOS管；所述的第七PMOS管的源极、所述的第八PMOS管的源极、所述的第二十NMOS 管的漏极、所述的第二十一 NMOS管的栅极和所述的第一三值绝热多米诺文字运算电路的 第一时钟信号输入端连接且其连接端为所述的三值绝热多米诺D触发器的第一时钟信号 输入端，所述的第七PMOS管的栅极、所述的第八PMOS管的栅极、所述的第二十NMOS管的栅 极、所述的第十PMOS管的源极、所述的第二十一 NMOS管的漏极和所述的第一三值绝热多米 诺文字运算电路的第二时钟信号输入端连接且其连接端为所述的三值绝热多米诺D触发 器的第二时钟信号输入端，所述的第九PMOS管的源极为所述的三值绝热多米诺D触发器的 第三时钟信号输入端，所述的第七PMOS管的漏极、所述的第十四NMOS管的源极和所述的第 九PMOS管的栅极连接，所述的第八PMOS管的漏极、所述的第十五NMOS管的源极、所述的第 十六NMOS管的源极和所述的第十PMOS管的栅极连接，所述的第十四NMOS管的漏极、所述 的第十五NMOS管的漏极和所述的第十七NMOS管的源极连接，所述的第十七NMOS管的漏极 和所述的第十八NMOS管的源极连接，所述的第十八NMOS管的漏极、所述的第二十NMOS管 的源极和所述的第十九NMOS管的漏极连接，所述的第十九NMOS管的源极和所述的第十六 NMOS管的漏极连接，所述的第十四NMOS管的栅极和所述的第一三值绝热多米诺文字运算 电路的第二信号输出端连接，所述的第十五NMOS管的栅极和所述的第一三值绝热多米诺 文字运算电路的第三信号输出端连接，所述的第十六NMOS管的栅极和所述的第十七NMOS 管的栅极连接且其连接端为所述的三值绝热多米诺D触发器的复位端，所述的第十八NMOS 管的栅极为所述的三值绝热多米诺D触发器的置位端，所述的第十九NMOS管的栅极为所述 的三值绝热多米诺D触发器的反相置位端，所述的第九PMOS管的漏极、所述的第十PMOS管 的漏极和所述的第二十一 NMOS管的源极连接且其连接端为所述的三值绝热多米诺D触发 器的信号输出端。
[0016] 所述的三值绝热多米诺正反循环门包括第二三值绝热多米诺文字运算电路、第 三三值绝热多米诺文字运算电路、第四三值绝热多米诺文字运算电路、正循环门逻辑1和 逻辑2控制信号产生电路、反循环门逻辑1和逻辑2控制信号产生电路、第一输出电路和第 二输出电路，所述的第二三值绝热多米诺文字运算电路的电路结构、所述的第三三值绝热 多米诺文字运算电路的电路结构和所述的第四三值绝热多米诺文字运算电路的电路结构 均与所述的第一三值绝热多米诺文字运算电路的电路结构相同；
[0017] 所述的正循环门逻辑1和逻辑2控制信号产生电路包括第十一 PMOS管、第十二 PMOS管、第十三PMOS管、第十四PMOS管、第二十二NMOS管、第二十三NMOS管、第二十四 NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九 NMOS管、第三十NMOS管、第三^-一 NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四 NMOS管和第三十五NMOS管；所述的第一输出电路包括第十五PMOS管、第十六PMOS管和第 三十六NMOS管；所述的第二输出电路包括第十七PMOS管、第十八PMOS管和第三十七NMOS 管；所述的第十一 PMOS管的源极、所述的第十二PMOS管的源极、所述的第二十四NMOS管 的漏极、所述的第十三PMOS管的源极、所述的第十四PMOS管的源极、所述的第三^ NMOS 管的漏极、所述的第三十六NMOS管的栅极、所述的第三十七NMOS管的栅极、所述的第二三 值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第三三值绝热多米诺文字运算 电路的第一时钟信号输入端和所述的第四三值绝热多米诺文字运算电路的第一时钟信号 输入端连接且其连接端为所述的三值绝热多米诺正反循环门的第一时钟信号输入端，所述 的第十一 PMOS管的栅极、所述的第十二PMOS管的栅极、所述的第二十四NMOS管的栅极、 所述的第十三PMOS管的栅极、所述的第十四PMOS管的栅极、所述的第三十一 NMOS管的栅 极、所述的第十六PMOS管的源极、所述的第三十六NMOS管的漏极、所述的第十八PMOS管 的源极、所述的第三十七NMOS管的漏极、所述的第二三值绝热多米诺文字运算电路的第二 时钟信号输入端、所述的第三三值绝热多米诺文字运算电路的第二时钟信号输入端和所述 的第四三值绝热多米诺文字运算电路的第二时钟信号输入端连接且其连接端为所述的三 值绝热多米诺正反循环门的第二时钟信号输入端，所述的第十五PMOS管的源极和所述的 第十七PMOS管的源极连接且其连接端为所述的三值绝热多米诺正反循环门的第三时钟信 号输入端；所述的第十一 PMOS管的漏极、所述的第二十二NMOS管的源极、所述的第二十六 NMOS管的源极和所述的第十五PMOS管的栅极连接，所述的第十二PMOS管的漏极、所述的 第二十七NMOS管的源极、所述的第二十八NMOS管的源极和所述的第十六PMOS管的栅极 连接，所述的第二十二NMOS管的漏极、所述的第二十三NMOS管的源极和所述的第二十七 NMOS管的漏极连接，所述的第二十六NMOS管的漏极、所述的第二十五NMOS管的源极和所 述的第二十八NMOS管的漏极连接，所述的第二十三NMOS管的漏极、所述的第二十五NMOS 管的漏极和所述的第二十四NMOS管的源极连接，所述的第十三PMOS管的漏极、所述的第 二十九NMOS管的源极、所述的第三十三NMOS管的源极和所述的第十七PMOS管的栅极连 接，所述的第十四PMOS管的漏极、所述的第三十四NMOS管的源极、所述的第三十五NMOS管 的源极和所述的第十八PMOS管的栅极连接，所述的第二十九NMOS管的漏极、所述的第三十 NMOS管的源极和所述的第三十四NMOS管的漏极连接，所述的第三十三NMOS管的漏极、所 述的第三十二NMOS管的源极和所述的第三十五NMOS管的漏极连接，所述的第三十NMOS管 的漏极、所述的第三十二NMOS管的漏极和所述的第三十一 NMOS管的源极连接，所述的第 十五PMOS管的漏极、所述的第十六PMOS管的漏极和所述的第三十六NMOS管的源极连接且 其连接端为所述的三值绝热多米诺正反循环门的第一信号输出端，所述的第十七PMOS管 的漏极、所述的第十八PMOS管的漏极和所述的第三十七NMOS管的源极连接且其连接端为 所述的三值绝热多米诺正反循环门的第二信号输出端；所述的第二十二NMOS管的栅极、所 述的第三十四NMOS管的栅极和所述的第二三值绝热多米诺文字运算电路的第一信号输出 端连接，所述的第二十六NMOS管的栅极、所述的第二十七NMOS管的栅极、所述的第三十三 NMOS管的栅极和所述的第二三值绝热多米诺文字运算电路的第二信号输出端连接，所述 的第二十八NMOS管的栅极、所述的第二十九NMOS管的栅极、所述的第三十五NMOS管的栅 极和所述的第二三值绝热多米诺文字运算电路的第三信号输出端连接；所述的第二十五 NMOS管的栅极和所述的第三三值绝热多米诺文字运算电路的第一信号输出端连接，所述的 第二十三NMOS管的栅极和所述的第三三值绝热多米诺文字运算电路的第三信号输出端连 接；所述的第三十NMOS管的栅极和所述的第四三值绝热多米诺文字运算电路的第一信号 输出端连接，所述的第三十二NMOS管的栅极和所述的第四三值绝热多米诺文字运算电路 的第三信号输出端连接；所述的第二三值绝热多米诺文字运算电路的信号输入端为所述的 三值绝热多米诺正反循环门的信号输入端，所述的第三三值绝热多米诺文字运算电路的信 号输入端为所述的三值绝热多米诺正反循环门的进位端，所述的第四三值绝热多米诺文字 运算电路的信号输入端为所述的三值绝热多米诺正反循环门的借位端。
[0018] 所述的三值绝热多米诺T运算电路包括逻辑0选通电路、逻辑1选通电路和逻辑2 选通电路，所述的逻辑0选通电路包括第十九PMOS管、第二十PMOS管、第二i^一 PMOS管、 第三十八NMOS管、第三十九NMOS管、第四十NMOS管、第四^-一 NMOS管和第四十二NMOS 管，所述的逻辑2选通电路包括第二十二PMOS管、第二十三PMOS管、第四十三NMOS管、第 四十四NMOS管和第四十五NMOS管，所述的逻辑1选通电路包括第二十四PMOS管、第二十五 PMOS管、第四十六NMOS管、第四十七NMOS管、第四十八NMOS管和第四十九NMOS管；所述的 第十九PMOS管的源极、所述的第二十PMOS管的源极、所述的第三十九NMOS管的漏极、所述 的第四十一 NMOS管的漏极、所述的第四十二NMOS管的栅极、所述的第二十二PMOS管的源 极、第四十四NMOS管的漏极、第四十五NMOS管的栅极、所述的第二十四PMOS管的源极、所 述的第四十八NMOS管的漏极和所述的第四十九NMOS管的栅极连接且其连接端为所述的三 值绝热多米诺T运算电路的第一时钟信号输入端，所述的第十九PMOS管的栅极、所述的第 二十PMOS管的栅极、所述的第三十九NMOS管的栅极、所述的第四十一 NMOS管的栅极、所述 的第二十二PMOS管的栅极、所述的第四十四NMOS管的栅极、所述的第二十四PMOS管的栅 极和所述的第四十八NMOS管的栅极连接且其连接端为所述的三值绝热多米诺T运算电路 的第二时钟信号输入端；所述的第十九PMOS管的漏极、所述的第三十八NMOS管的源极和所 述的第四十NMOS管的栅极连接，所述的第三十八NMOS管的漏极和所述的第三十九NMOS管 的源极连接，所述的第二十PMOS管的漏极、所述的第四十NMOS管的源极、所述的第二十一 PMOS管的栅极和所述的第四十六NMOS管的栅极连接；所述的第四十NMOS管的漏极和所述 的第四i^一 NMOS管的源极连接，所述的第二i^一 PMOS管的源极和所述的第四十二NMOS管 的漏极连接且其连接端为所述的三值绝热多米诺T运算电路的第一信号输入端，所述的第 三十八NMOS管的栅极和所述的第四十三NMOS管的栅极连接且其连接端为所述的三值绝热 多米诺T运算电路选择信号输入端，所述的第二十二PMOS管的漏极、所述的第四十三NMOS 管的源极、所述的第二十三PMOS管的栅极和所述的第四十七NMOS管的栅极连接，所述的第 四十三NMOS管的漏极和所述的第四十四NMOS管的源极连接，所述的第二十三PMOS管的源 极和所述的第四十五NMOS管的漏极连接且其连接端为所述的三值绝热多米诺T运算电路 的第三信号输入端，所述的第二十四PMOS管的漏极、所述的第四十六NMOS管的源极和所述 的第二十五PMOS管的栅极连接，所述的第四十六NMOS管的漏极和所述的第四十七NMOS管 的源极连接，所述的第四十七NMOS管的漏极和所述的第四十八NMOS管的源极连接，所述的 第二十五PMOS管的源极和所述的第四十九NMOS管的漏极连接且其连接端为所述的三值绝 热多米诺T运算电路的第二信号输入端，所述的第二十一 PMOS管的漏极、所述的第四十二 NMOS管的源极、所述的第二十三PMOS管的漏极、所述的第四十五NMOS管的源极、所述的第 二十五PMOS管的漏极和所述的第四十九NMOS管的源极连接且其连接端为所述的三值绝热 多米诺T运算电路的信号输出端。
[0019] 所述的三值绝热多米诺进位借位电路包括进位电路和借位电路，所述的进位电路 包括第二十六PMOS管、第二十七PMOS管、第五十NMOS管、第五i^一 NMOS管、第五十二NMOS 管和第五十七NMOS管，所述的借位电路包括第二十八PMOS管、第二十九PMOS管、第五十三 NMOS管、第五十四NMOS管、第五十五NMOS管和第五十六NMOS管；所述的第二十六PMOS管 的源极、所述的第五十一 NMOS管的漏极、所述的第二十八PMOS管的源极、所述的第五十二 NMOS管的栅极、所述的第五十四NMOS管的漏极和所述的第五十六NMOS管的栅极连接且 其连接端为所述的三值绝热多米诺进位借位电路的第一时钟信号输入端，所述的第二十六 PMOS管的栅极、所述的第五十一 NMOS管的栅极、所述的第二十七PMOS管的源极、所述的第 五十二NMOS管的漏极、所述的第二十八PMOS管的栅极、所述的第五十四NMOS管的栅极、所 述的第二十九PMOS管的源极和所述的第五十六NMOS管的漏极连接且其连接端为所述的 三值绝热多米诺进位借位电路的第二时钟信号输入端，所述的第二十六PMOS管的漏极、所 述的第五十NMOS管的源极和所述的第二十七PMOS管的栅极连接，所述的第五十NMOS管 的漏极和所述的第五十七NMOS管的源极连接，所述的第五十七NMOS管的漏极和所述的第 五^ NMOS管的源极连接，所述的第二十七PMOS管的漏极和所述的第五十二NMOS管的 源极连接且其连接端为所述的三值绝热多米诺进位借位电路的高位进位信号输出端，所述 的第五十NMOS管的栅极和所述的第五十三NMOS管的栅极连接且其连接端为所述的三值 绝热多米诺进位借位电路的信号输入端，所述的第五十七NMOS管的栅极为所述的三值绝 热多米诺进位借位电路的低位进位信号输入端，所述的第二十八PMOS管的漏极、所述的第 五十三NMOS管的源极、所述的第五十五NMOS管的源极和所述的第二十九PMOS管的栅极连 接，所述的第五十三NMOS管的漏极、所述的第五十五NMOS管的漏极和所述的第五十四NMOS 管的源极连接，所述的第二十九PMOS管的漏极和所述的第五十六NMOS管的源极连接且其 连接端为所述的三值绝热多米诺进位借位电路的高位借位信号输出端，所述的第五十五 NMOS管的栅极为所述的三值绝热多米诺进位借位电路的低位借位信号输出端。
[0020] 与现有技术相比，本发明的优点在于实现了多值逻辑、绝热技术与多米诺电路的 结合，实现可逆计数器功能，然后进一步设计三值绝热多米诺进位借位电路来实现计数器 级联，在此基础上实现多位级联式三值低功耗多米诺可逆计数器，通过HSPICE仿真结果表 明本发明所设计的电路具有正确的逻辑功能和明显的低功耗特性。
【专利附图】
【附图说明】
[0021] 图1为实施例的结构框图；
[0022] 图2为三值绝热多米诺D触发器的第一三值绝热多米诺文字运算电路的电路图；
[0023] 图3为三值绝热多米诺D触发器的逻辑1与逻辑2控制信号产生电路的电路图；
[0024] 图4为三值绝热多米诺D触发器的符号图；
[0025] 图5为三值绝热多米诺正反循环门电路的电路图；
[0026] 图6为三值绝热多米诺正反循环门电路的符号图；
[0027] 图7为三值绝热多米诺T运算电路的逻辑0选通电路的电路图；
[0028] 图8为三值绝热多米诺T运算电路的逻辑2选通电路的电路图；
[0029] 图9为三值绝热多米诺T运算电路的逻辑1选通电路的电路图；
[0030] 图10为三值绝热多米诺T运算电路的符号图；
[0031] 图11为三值绝热多米诺进位借位电路的电路图；
[0032] 图12为三值绝热多米诺进位借位电路的符号图；
[0033] 图13为第一时钟信号、第二时钟信号和第三时钟信号的波形图；
[0034] 图14为实施例的多位级联式三值低功耗多米诺可逆计数器模拟波形图；
[0035] 图15为实施例的多位级联式三值低功耗多米诺可逆计数器与常规可逆计数器的 瞬态能耗比较图。
【具体实施方式】
[0036] 以下结合附图实施例对本发明作进一步详细描述。
[0037] 实施例：如图1所示，一种级联式三值低功耗多米诺可逆计数器，包括η位三值绝 热多米诺计数器单元及η-l位三值绝热多米诺进位借位电路，其特征在于三值绝热多米诺 计数器单元包括三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺 T运算电路，其中η为4,此时可逆计数器为四位级联式三值低功耗多米诺可逆计数器。
[0038] 三值绝热多米诺D触发器具有信号输入端、复位端、置位端、反相置位端、信号输 出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，三值绝热多米诺 D触发器的第一时钟信号输入端接入第一时钟信号nclk，三值绝热多米诺D触发器的第二 时钟信号输入端接入第二时钟信号clk，三值绝热多米诺D触发器的第三时钟信号输入端 接入第三时钟信号Clk 1，第一时钟信号和第二时钟信号的幅值电平对应逻辑2,第一时钟信 号和第二时钟信号的相位相差180度，第三时钟信号的幅值电平对应逻辑1，第三时钟信号 的相位与第二时钟信号的相位相同；具体波形图如图13所示。
[0039] 三值绝热多米诺正反循环门具有信号输入端、借位端、进位端、第一输出端、第二 输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，三值绝热多米 诺正反循环门的第一时钟信号输入端接入第一时钟信号，三值绝热多米诺正反循环门的第 二时钟信号输入端接入第二时钟信号，三值绝热多米诺正反循环门的第三时钟信号输入端 接入第三时钟信号；
[0040] 三值绝热多米诺T运算电路包括第一信号输入端、第二信号输入端、第三信号输 入端、选择信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端，三值绝 热多米诺T运算电路的第一时钟信号输入端接入第一时钟信号，三值绝热多米诺T运算电 路的第二时钟信号输入端接入第二时钟信号；
[0041] 三值绝热多米诺正反循环门的借位端为三值绝热多米诺计数器单元的借位端，三 值绝热多米诺正反循环门的进位端为三值绝热多米诺计数器单元的进位端，三值绝热多米 诺正反循环门的第一输出端与三值绝热多米诺T运算电路的第一信号输入端连接，三值绝 热多米诺正反循环门的第二输出端与三值绝热多米诺T运算电路的第三信号输入端连接， 三值绝热多米诺T运算电路的信号输出端与三值绝热多米诺D触发器的信号输入端连接， 三值绝热多米诺正反循环门的信号输入端与三值绝热多米诺D触发器的信号输出端连接 且两者的公共连接端为三值绝热多米诺计数器单元的信号输出端，三值绝热多米诺T运算 电路的选择信号输入端为三值绝热多米诺计数器单元的选择信号输入端，三值绝热多米诺 D触发器的复位端为三值绝热多米诺计数器单元的复位端，三值绝热多米诺D触发器的置 位端为三值绝热多米诺计数器单元的置位端，三值绝热多米诺D触发器的反相置位端为三 值绝热多米诺计数器单元的反相置位端；
[0042] 三值绝热多米诺进位借位电路包括信号输入端、低位进位信号输入端、低位借位 信号输入端、高位借位信号输出端，高位进位信号输出端、第一时钟信号输入端和第二时钟 信号输入端，三值绝热多米诺进位借位电路的第一时钟信号输入端接入第一时钟信号，三 值绝热多米诺进位借位电路的第二时钟信号输入端接入第二时钟信号；
[0043] 第1位三值绝热多米诺计数器单元的进位端接入第一时钟信号，第1位三值绝热 多米诺计数器单元的借位端接入逻辑0信号，第1位三值绝热多米诺进位借位电路的低位 进位信号输入端接入第二时钟信号，第1位三值绝热多米诺进位借位电路的低位借位信号 输入端接入逻辑0信号；η位三值绝热多米诺计数器单元的选择信号输入端均连接，η位三 值绝热多米诺计数器单元的复位端均连接，η位三值绝热多米诺计数器单元的置位端均连 接，η位三值绝热多米诺计数器单元的反相置位端均连接；第k位三值绝热多米诺进位借 位电路的高位进位信号输出端分别与第k+Ι位三值绝热多米诺进位借位电路的低位进位 信号输入端和第k+Ι位三值绝热多米诺计数器单元的进位端连接，第k位三值绝热多米诺 进位借位电路的高位借位信号输出端分别与第k+Ι位三值绝热多米诺进位借位电路的低 位借位信号输入端和第k+Ι位三值绝热多米诺计数器单元的借位端连接，第n-1位三值绝 热多米诺进位借位电路的高位借位信号输出端和第η位三值绝热多米诺计数器单元的借 位端连接，第n-1位三值绝热多米诺进位借位电路的高位进位信号输出端和第η位三值绝 热多米诺计数器单元的进位端连接，其中k= 1，2,……，n-2,第m位三值绝热多米诺进 位借位电路的信号输入端与第m+1位三值绝热多米诺计数器单元的信号输出端连接，m = 1，2，......，n_l〇
[0044] 本实施例中，三值绝热多米诺D触发器包括第一三值绝热多米诺文字运算电路、 逻辑1与逻辑2控制信号产生电路和触发器响应信号输出电路；
[0045] 如图2所示，第一三值绝热多米诺文字运算电路包括第一 PMOS管P1、第二PMOS管 P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一 NMOS管Nl、第 二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS 管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第^-一 NMOS管Nil、第十二NMOS 管N12和第十三NMOS管N13 ;第一 PMOS管Pl的源极、第二NMOS管N2的漏极、第二PMOS管 P2的栅极、第三NMOS管N3的栅极、第四PMOS管P4的源极、第五NMOS管N5的漏极、第五 PMOS管P5的栅极、第六NMOS管N6的栅极、第九NMOS管N9的源极、第i^一 NMOS管Nll的 源极和第十三NMOS管N13的源极连接且其公共连接端为第一三值绝热多米诺文字运算电 路的第一时钟信号输入端，第一 PMOS管Pl的栅极、第二NMOS管N2的栅极、第二PMOS管P2 的源极、第三NMOS管N3的漏极、第四PMOS管P4的栅极、第五NMOS管N5的栅极、第五PMOS 管P5的源极、第六NMOS管N6的漏极、第八NMOS管N8的栅极、第十NMOS管NlO的栅极和 第十二NMOS管N12的栅极连接且其公共连接端为第一三值绝热多米诺文字运算电路的第 二时钟信号输入端，第一 NMOS管Nl的栅极和第四NMOS管M的栅极连接且其公共连接端 为第一三值绝热多米诺文字运算电路的信号输入端，第一 PMOS管Pl的漏极、第一 NMOS管 Nl的源极和、第三PMOS管P3的栅极和第十NMOS管NlO的源极连接，第一 NMOS管Nl的漏 极和第二NMOS管N2的源极连接，第二PMOS管P2的漏极和第三PMOS管P3的源极连接，第 三PMOS管P3的漏极、第三NMOS管N3的源极和第七NMOS管N7的源极连接，第四PMOS管 P4的漏极、第四NMOS管M的源极、第六PMOS管P6的栅极和第七NMOS管N7的栅极连接， 第四NMOS管M的漏极和第五NMOS管N5的源极连接，第五PMOS管P5的漏极和第六PMOS 管P6的源极连接，第六PMOS管P6的漏极、第六NMOS管N6的源极和第八NMOS管N8的源 极连接，第八NMOS管N8的漏极和第九NMOS管N9的栅极连接，第十NMOS管NlO的漏极和 第i^一 NMOS管Nll的栅极连接，第七NMOS管N7的漏极和第十二NMOS管N12的源极连接， 第十二NMOS管N12的漏极和第十三NMOS管N13的栅极连接，第九NMOS管N9的漏极为第 一三值绝热多米诺文字运算电路的第三信号输出端；第十一NMOS管Nll的漏极为第一三值 绝热多米诺文字运算电路的第一信号输出端，第十三NMOS管N13的漏极为第一三值绝热多 米诺文字运算电路的第二信号输出端；
[0046] 如图3所示，逻辑1与逻辑2控制信号产生电路包括第七PMOS管P7、第八PMOS管 P8、第十四NMOS管N14、第十五NMOS管N15、第十六NMOS管N16、第十七NMOS管N17、第十八 NMOS管N18、第十九NMOS管N19和第二十NMOS管N20 ;触发器响应信号输出电路包括第九 PMOS管P9、第十PMOS管PlO和第二^-一 NMOS管N21 ;第七PMOS管P7的源极、第八PMOS 管P8的源极、第二十NMOS管N20的漏极、第二i^一 NMOS管N21的栅极和第一三值绝热多 米诺文字运算电路的第一时钟信号输入端连接且其连接端为三值绝热多米诺D触发器的 第一时钟信号输入端，第七PMOS管P7的栅极、第八PMOS管P8的栅极、第二十NMOS管N20 的栅极、第十PMOS管PlO的源极、第二i^一 NMOS管N21的漏极和第一三值绝热多米诺文字 运算电路的第二时钟信号输入端连接且其连接端为三值绝热多米诺D触发器的第二时钟 信号输入端，第九PMOS管P9的源极为三值绝热多米诺D触发器的第三时钟信号输入端，第 七PMOS管P7的漏极、第十四NMOS管N14的源极和第九PMOS管P9的栅极连接，第八PMOS 管P8的漏极、第十五NMOS管N15的源极、第十六NMOS管N16的源极和第十PMOS管PlO的 栅极连接，第十四NMOS管N14的漏极、第十五NMOS管N15的漏极和第十七NMOS管N17的 源极连接，第十七NMOS管N17的漏极和第十八NMOS管N18的源极连接，第十八NMOS管N18 的漏极、第二十NMOS管N20的源极和第十九NMOS管N19的漏极连接，第十九NMOS管N19 的源极和第十六NMOS管N16的漏极连接，第十四NMOS管N14的栅极和第一三值绝热多米 诺文字运算电路的第二信号输出端连接，第十五NMOS管N15的栅极和第一三值绝热多米诺 文字运算电路的第三信号输出端连接，第十六匪OS管N16的栅极和第十七NMOS管N17的 栅极连接且其连接端为三值绝热多米诺D触发器的复位端，第十八NMOS管N18的栅极为三 值绝热多米诺D触发器的置位端，第十九NMOS管N19的栅极为三值绝热多米诺D触发器的 反相置位端，第九PMOS管P9的漏极、第十PMOS管PlO的漏极和第二i^一 NMOS管N21的源 极连接且其连接端为三值绝热多米诺D触发器的信号输出端。三值绝热多米诺D触发器的 符号图如图4所示。
[0047] 本实施例中，三值绝热多米诺正反循环门包括第二三值绝热多米诺文字运算电 路、第三三值绝热多米诺文字运算电路、第四三值绝热多米诺文字运算电路、正循环门逻辑 1和逻辑2控制信号产生电路、反循环门逻辑1和逻辑2控制信号产生电路、第一输出电路 和第二输出电路，第二三值绝热多米诺文字运算电路的电路结构、第三三值绝热多米诺文 字运算电路的电路结构和第四三值绝热多米诺文字运算电路的电路结构均与第一三值绝 热多米诺文字运算电路的电路结构相同；
[0048] 如图5所示，正循环门逻辑1和逻辑2控制信号产生电路包括第i^一 PMOS管Pll、 第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第二十二NMOS管N22、第二十三 NMOS管N23、第二十四NMOS管N24、第二十五NMOS管N25、第二十六NMOS管N26、第二十七 NMOS管N27、第二十八NMOS管N28、第二十九NMOS管N29、第三十NMOS管N30、第三^-一 NMOS 管N31、第三十二NMOS管N32、第三十三NMOS管N33、第三十四NMOS管N34和第三十五NMOS 管N35 ;第一输出电路包括第十五PMOS管P15、第十六PMOS管P16和第三十六NMOS管N36 ; 第二输出电路包括第十七PMOS管P17、第十八PMOS管P18和第三十七NMOS管N37 ;第i^一 PMOS管Pll的源极、第十二PMOS管P12的源极、第二十四NMOS管N24的漏极、第十三PMOS 管P13的源极、第十四PMOS管P14的源极、第三i^一 NMOS管N31的漏极、第三十六NMOS管 N36的栅极、第三十七NMOS管N37的栅极、第二三值绝热多米诺文字运算电路的第一时钟 信号输入端、第三三值绝热多米诺文字运算电路的第一时钟信号输入端和第四三值绝热多 米诺文字运算电路的第一时钟信号输入端连接且其连接端为三值绝热多米诺正反循环门 的第一时钟信号输入端，第i^一 PMOS管Pll的栅极、第十二PMOS管P12的栅极、第二十四 NMOS管N24的栅极、第十三PMOS管P13的栅极、第十四PMOS管P14的栅极、第三i^一 NMOS 管N31的栅极、第十六PMOS管P16的源极、第三十六NMOS管的漏极N36、第十八PMOS管 P18的源极、第三十七NMOS管N37的漏极、第二三值绝热多米诺文字运算电路的第二时钟信 号输入端、第三三值绝热多米诺文字运算电路的第二时钟信号输入端和第四三值绝热多米 诺文字运算电路的第二时钟信号输入端连接且其连接端为三值绝热多米诺正反循环门的 第二时钟信号输入端，第十五PMOS管P15的源极和第十七PMOS管P17的源极连接且其连 接端为三值绝热多米诺正反循环门的第三时钟信号输入端；第十一 PMOS管Pll的漏极、第 二十二NMOS管N22的源极、第二十六NMOS管N26的源极和第十五PMOS管P15的栅极连接， 第十二PMOS管P12的漏极、第二十七NMOS管N27的源极、第二十八NMOS管N28的源极和 第十六PMOS管P16的栅极连接，第二十二NMOS管N22的漏极、第二十三NMOS管N23的源 极和第二十七NMOS管N27的漏极连接，第二十六NMOS管N26的漏极、第二十五NMOS管N25 的源极和第二十八NMOS管N28的漏极连接，第二十三NMOS管N23的漏极、第二十五NMOS管 N25的漏极和第二十四NMOS管N24的源极连接，第十三PMOS管P13的漏极、第二十九NMOS 管N29的源极、第三十三NMOS管N33的源极和第十七PMOS管P17的栅极连接，第十四PMOS 管P14的漏极、第三十四NMOS管N34的源极、第三十五NMOS管N35的源极和第十八PMOS 管P18的栅极连接，第二十九NMOS管N29的漏极、第三十NMOS管N30的源极和第三十四 NMOS管N34的漏极连接，第三十三NMOS管N33的漏极、第三十二NMOS管N32的源极和第 三十五NMOS管N35的漏极连接，第三十NMOS管N30的漏极、第三十二NMOS管N32的漏极和 第三i^一 NMOS管N31的源极连接，第十五PMOS管P15的漏极、第十六PMOS管P16的漏极 和第三十六NMOS管N36的源极连接且其连接端为三值绝热多米诺正反循环门的第一信号 输出端，第十七PMOS管P17的漏极、第十八PMOS管P18的漏极和第三十七NMOS管N37的 源极连接且其连接端为三值绝热多米诺正反循环门的第二信号输出端；第二十二NMOS管 N22的栅极、第三十四NMOS管N34的栅极和第二三值绝热多米诺文字运算电路的第一信号 输出端连接，第二十六NMOS管N26的栅极、第二十七NMOS管N27的栅极、第三十三NMOS管 N33的栅极和第二三值绝热多米诺文字运算电路的第二信号输出端连接，第二十八NMOS管 N28的栅极、第二十九NMOS管N29的栅极、第三十五NMOS管N35的栅极和第二三值绝热多 米诺文字运算电路的第三信号输出端连接；第二十五NMOS管N25的栅极和第三三值绝热多 米诺文字运算电路的第一信号输出端连接，第二十三NMOS管N23的栅极和第三三值绝热多 米诺文字运算电路的第三信号输出端连接；第三十NMOS管N30的栅极和第四三值绝热多米 诺文字运算电路的第一信号输出端连接，第三十二NMOS管N32的栅极和第四三值绝热多米 诺文字运算电路的第三信号输出端连接；
[0049] 第二三值绝热多米诺文字运算电路的信号输入端为三值绝热多米诺正反循环门 的信号输入端，第三三值绝热多米诺文字运算电路的信号输入端为三值绝热多米诺正反循 环门的进位端，第四三值绝热多米诺文字运算电路的信号输入端为三值绝热多米诺正反循 环门的借位端。三值绝热多米诺正反循环门的符号如图6所示；
[0050] 本实施例中，三值绝热多米诺T运算电路包括逻辑0选通电路、逻辑1选通电路和 逻辑2选通电路。如图7、8和9所示，逻辑0选通电路包括第十九PMOS管P19、第二十PMOS 管P20、第二^-一 PMOS管P21、第三十八NMOS管N38、第三十九NMOS管N39、第四十NMOS管 N40、第四^-一 NMOS管Ml和第四十二NMOS管M2,逻辑2选通电路包括第二十二PMOS管 P22、第二十三PMOS管P23、第四十三NMOS管M3、第四十四NMOS管N44和第四十五NMOS 管N45,逻辑1选通电路包括第二十四PMOS管P24、第二十五PMOS管P25、第四十六NMOS 管N46、第四十七NMOS管N47、第四十八NMOS管N48和第四十九NMOS管N49 ;第十九PMOS 管P19的源极、第二十PMOS管P20的源极、第三十九匪OS管N39的漏极、第四i^一 NMOS管 N41的漏极、第四十二NMOS管M2的栅极、第二十二PMOS管P22的源极、第四十四NMOS管 N44的漏极、第四十五NMOS管N45的栅极、第二十四PMOS管P24的源极、第四十八NMOS管 N48的漏极和第四十九NMOS管N49的栅极连接且其连接端为三值绝热多米诺T运算电路 的第一时钟信号输入端，第十九PMOS管P19的栅极、第二十PMOS管P20的栅极、第三十九 NMOS管N39的栅极、第四i^一 NMOS管Ml的栅极、第二十二PMOS管P22的栅极、第四十四 NMOS管N44的栅极、第二十四PMOS管P24的栅极和第四十八NMOS管N48的栅极连接且其 连接端为三值绝热多米诺T运算电路的第二时钟信号输入端；第十九PMOS管P19的漏极、 第三十八NMOS管N38的源极和第四十NMOS管MO的栅极连接，第三十八NMOS管N38的漏 极和第三十九NMOS管N39的源极连接，第二十PMOS管P20的漏极、第四十NMOS管MO的 源极、第二i^一 PMOS管P21的栅极和第四十六NMOS管N46的栅极连接；第四十NMOS管MO 的漏极和第四i^一 NMOS管Ml的源极连接，第二i^一 PMOS管P21的源极和第四十二NMOS 管N42的漏极连接且其连接端为三值绝热多米诺T运算电路的第一信号输入端，第三十八 NMOS管N38的栅极和第四十三NMOS管M3的栅极连接且其连接端为三值绝热多米诺T运算 电路选择信号输入端，第二十二PMOS管P22的漏极、第四十三NMOS管M3的源极、第二十三 PMOS管P23的栅极和第四十七NMOS管N47的栅极连接，第四十三NMOS管M3的漏极和第 四十四NMOS管N44的源极连接，第二十三PMOS管P23的源极和第四十五NMOS管N45的漏 极连接且其连接端为三值绝热多米诺T运算电路的第三信号输入端，第二十四PMOS管P24 的漏极、第四十六NMOS管N46的源极和第二十五PMOS管P25的栅极连接，第四十六NMOS管 N46的漏极和第四十七NMOS管N47的源极连接，第四十七NMOS管N47的漏极和第四十八 NMOS管N48的源极连接，第二十五PMOS管P25的源极和第四十九NMOS管N49的漏极连接 且其连接端为三值绝热多米诺T运算电路的第二信号输入端，第二十一 PMOS管P21的漏 极、第四十二NMOS管M2的源极、第二十三PMOS管P23的漏极、第四十五NMOS管N45的源 极、第二十五PMOS管P25的漏极和第四十九NMOS管N49的源极连接且其连接端为三值绝 热多米诺T运算电路的信号输出端。三值绝热多米诺T运算电路的符号图如图10所示。
[0051] 本实施例中，如图11所示，三值绝热多米诺进位借位电路包括进位电路和借位电 路，进位电路包括第二十六PMOS管P26、第二十七PMOS管P27、第五十NMOS管N50、第五i^一 NMOS管N51、第五十二NMOS管N52和第五十七NMOS管N57,借位电路包括第二十八PMOS管 P28、第二十九PMOS管P29、第五十三NMOS管N53、第五十四NMOS管N54、第五十五NMOS管 N55和第五十六NMOS管N56 ;第二十六PMOS管P26的源极、第五i^一 NMOS管N51的漏极、 第二十八PMOS管P28的源极、第五十二NMOS管N52的栅极、第五十四NMOS管N54的漏极和 第五十六NMOS管N56的栅极连接且其连接端为三值绝热多米诺进位借位电路的第一时钟 信号输入端，第二十六PMOS管P26的栅极、第五i^一 NMOS管N51的栅极、第二十七PMOS管 P27的源极、第五十二NMOS管N52的漏极、第二十八PMOS管P28的栅极、的第五十四NMOS 管N54的栅极、第二十九PMOS管P29的源极和第五十六NMOS管N56的漏极连接且其连接 端为三值绝热多米诺进位借位电路的第二时钟信号输入端，第二十六PMOS管P26的漏极、 第五十NMOS管N50的源极和第二十七PMOS管P27的栅极连接，第五十NMOS管N50的漏 极和第五十七NMOS管N57的源极连接，第五十七NMOS管N57的漏极和第五i^一 NMOS管 N51的源极连接，第二十七PMOS管P27的漏极和第五十二NMOS管N52的源极连接且其连 接端为三值绝热多米诺进位借位电路的高位进位信号输出端，第五十NMOS管N50的栅极和 第五十三NMOS管N53的栅极连接且其连接端为三值绝热多米诺进位借位电路的信号输入 端，第五十七NMOS管N57的栅极为三值绝热多米诺进位借位电路的低位进位信号输入端， 第二十八PMOS管P28的漏极、第五十三NMOS管N53的源极、第五十五NMOS管N55的源极 和第二十九PMOS管P29的栅极连接，第五十三NMOS管N53的漏极、第五十五NMOS管N55 的漏极和第五十四NMOS管N54的源极连接，第二十九PMOS管P29的漏极和第五十六NMOS 管N56的源极连接且其连接端为三值绝热多米诺进位借位电路的高位借位信号输出端，第 五十五NMOS管N55的栅极为三值绝热多米诺进位借位电路的低位借位信号输出端。三值 绝热多米诺进位借位电路的符号图如图12所示。
[0052] 本实施例的三值绝热多米诺D触发器具有复位置位端功能，其设计构思如下所 述：
[0053] 表1为具有复位置位功能的三值绝热多米诺D触发器的真值表。其中Rst为复位 信号，S rt为置位信号，D为触发器输入信号，Q为触发器输出信号，X为任意值。当Rst = 0 时，输出Q = 0 ;当Srt = 0, Rst = 2时；输出Q = 2 ;其余状态下，输出Q = D。
[0054] 表1三值D触发器真值表
[0055]
【权利要求】
1. 一种级联式三值低功耗多米诺可逆计数器，包括n位三值绝热多米诺计数器单元及 n-1位三值绝热多米诺进位借位电路，其特征在于所述的三值绝热多米诺计数器单元包括 三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺T运算电路，其中 n为大于等于2的整数； 所述的三值绝热多米诺D触发器具有信号输入端、复位端、置位端、反相置位端、信号 输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值绝 热多米诺D触发器的第一时钟信号输入端接入第一时钟信号，所述的三值绝热多米诺D触 发器的第二时钟信号输入端接入第二时钟信号，所述的三值绝热多米诺D触发器的第三时 钟信号输入端接入第三时钟信号，所述的第一时钟信号和所述的第二时钟信号的幅值电平 对应逻辑2,所述的第一时钟信号和所述的第二时钟信号的相位相差180度，所述的第三时 钟信号的幅值电平对应逻辑1，所述的第三时钟信号的相位与所述的第二时钟信号的相位 相同； 所述的三值绝热多米诺正反循环门具有信号输入端、借位端、进位端、第一输出端、第 二输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值 绝热多米诺正反循环门的第一时钟信号输入端接入所述的第一时钟信号，所述的三值绝热 多米诺正反循环门的第二时钟信号输入端接入所述的第二时钟信号，所述的三值绝热多米 诺正反循环门的第三时钟信号输入端接入所述的第三时钟信号； 所述的三值绝热多米诺T运算电路包括第一信号输入端、第二信号输入端、第三信号 输入端、选择信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端，所述 的三值绝热多米诺T运算电路的第一时钟信号输入端接入所述的第一时钟信号，所述的三 值绝热多米诺T运算电路的第二时钟信号输入端接入所述的第二时钟信号； 所述的三值绝热多米诺正反循环门的借位端为所述的三值绝热多米诺计数器单元的 借位端，所述的三值绝热多米诺正反循环门的进位端为所述的三值绝热多米诺计数器单元 的进位端，所述的三值绝热多米诺正反循环门的第一输出端与所述的三值绝热多米诺T运 算电路的第一信号输入端连接，所述的三值绝热多米诺正反循环门的第二输出端与所述的 三值绝热多米诺T运算电路的第三信号输入端连接，所述的三值绝热多米诺T运算电路的 信号输出端与所述的三值绝热多米诺D触发器的信号输入端连接，所述的三值绝热多米诺 正反循环门的信号输入端与所述的三值绝热多米诺D触发器的信号输出端连接且两者的 公共连接端为所述的三值绝热多米诺计数器单元的信号输出端，所述的三值绝热多米诺T 运算电路的选择信号输入端为所述的三值绝热多米诺计数器单元的选择信号输入端，所述 的三值绝热多米诺D触发器的复位端为所述的三值绝热多米诺计数器单元的复位端，所述 的三值绝热多米诺D触发器的置位端为所述的三值绝热多米诺计数器单元的置位端，所述 的三值绝热多米诺D触发器的反相置位端为所述的三值绝热多米诺计数器单元的反相置 位端； 所述的三值绝热多米诺进位借位电路包括信号输入端、低位进位信号输入端、低位借 位信号输入端、高位借位信号输出端，高位进位信号输出端、第一时钟信号输入端和第二时 钟信号输入端，所述的三值绝热多米诺进位借位电路的第一时钟信号输入端接入所述的第 一时钟信号，所述的三值绝热多米诺进位借位电路的第二时钟信号输入端接入所述的第二 时钟信号； 第1位所述的三值绝热多米诺计数器单元的进位端接入所述的第一时钟信号，第1位 所述的三值绝热多米诺计数器单元的借位端接入逻辑0信号，第1位所述的三值绝热多米 诺进位借位电路的低位进位信号输入端接入所述的第二时钟信号，第1位所述的三值绝热 多米诺进位借位电路的低位借位信号输入端接入逻辑0信号；n位所述的三值绝热多米诺 计数器单元的选择信号输入端均连接，n位所述的三值绝热多米诺计数器单元的复位端均 连接，n位所述的三值绝热多米诺计数器单元的置位端均连接，n位所述的三值绝热多米诺 计数器单元的反相置位端均连接；第k位所述的三值绝热多米诺进位借位电路的高位进位 信号输出端分别与第k+1位所述的三值绝热多米诺进位借位电路的低位进位信号输入端 和第k+1位所述的三值绝热多米诺计数器单元的进位端连接，第k位所述的三值绝热多米 诺进位借位电路的高位借位信号输出端分别与第k+1位所述的三值绝热多米诺进位借位 电路的低位借位信号输入端和第k+1位所述的三值绝热多米诺计数器单元的借位端连接， 第n-1位所述的三值绝热多米诺进位借位电路的高位借位信号输出端和第n位所述的三 值绝热多米诺计数器单元的借位端连接，第n-1位所述的三值绝热多米诺进位借位电路的 高位进位信号输出端和第n位所述的三值绝热多米诺计数器单元的进位端连接，其中k = 1,2,……，n-2,第m位所述的三值绝热多米诺进位借位电路的信号输入端与第m+1位所述 的三值绝热多米诺计数器单元的信号输出端连接，m= 1，2,……，n-l。
2.根据权利要求1所述的一种级联式三值低功耗多米诺可逆计数器，其特征在于所述 的三值绝热多米诺D触发器包括第一三值绝热多米诺文字运算电路、逻辑1与逻辑2控制 信号产生电路和触发器响应信号输出电路； 所述的第一三值绝热多米诺文字运算电路包括第一 PMOS管、第二PMOS管、第三PMOS 管、第四PMOS管、第五PMOS管、第六PMOS管、第一 NMOS管、第二NMOS管、第三NMOS管、第 四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS 管、第i^一 NMOS管、第十二NMOS管和第十三NMOS管；所述的第一 PMOS管的源极、所述的第 二NMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的栅极、所述的第四PMOS 管的源极、所述的第五NMOS管的漏极、所述的第五PMOS管的栅极、所述的第六NMOS管的 栅极、第九NMOS管的源极、第十一 NMOS管的源极和第十三NMOS管的源极连接且其公共连 接端为所述的第一三值绝热多米诺文字运算电路的第一时钟信号输入端，所述的第一 PMOS 管的栅极、所述的第二NMOS管的栅极、所述的第二PMOS管的源极、所述的第三NMOS管的漏 极、所述的第四PMOS管的栅极、所述的第五NMOS管的栅极、所述的第五PMOS管的源极、所 述的第六NMOS管的漏极、第八NMOS管的栅极、第十NMOS管的栅极和第十二NMOS管的栅 极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的第二时钟信号输入 端，所述的第一 NMOS管的栅极和所述的第四NMOS管的栅极连接且其公共连接端为所述的 第一三值绝热多米诺文字运算电路的信号输入端，所述的第一 PMOS管的漏极、所述的第一 NMOS管的源极和、所述的第三PMOS管的栅极和所述的第十NMOS管的源极连接，所述的第 一 NMOS管的漏极和所述的第二NMOS管的源极连接，所述的第二PMOS管的漏极和所述的第 三PMOS管的源极连接，所述的第三PMOS管的漏极、所述的第三NMOS管的源极和所述的第 七NMOS管的源极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的源极、所述的第六 PMOS管的栅极和所述的第七NMOS管的栅极连接，所述的第四NMOS管的漏极和所述的第五 NMOS管的源极连接，所述的第五PMOS管的漏极和所述的第六PMOS管的源极连接，所述的第 六PMOS管的漏极、所述的第六NMOS管的源极和所述的第八NMOS管的源极连接，所述的第 八NM0S管的漏极和所述的第九NM0S管的栅极连接，所述的第十NM0S管的漏极和所述的第 十一 NMOS管的栅极连接，所述的第七NMOS管的漏极和所述的第十二NMOS管的源极连接， 所述的第十二NMOS管的漏极和所述的第十三NMOS管的栅极连接，所述的第九NMOS管的漏 极为所述的第一三值绝热多米诺文字运算电路的第三信号输出端；所述的第十一 NMOS管 的漏极为所述的第一三值绝热多米诺文字运算电路的第一信号输出端，所述的第十三NMOS 管的漏极为所述的第一三值绝热多米诺文字运算电路的第二信号输出端； 所述的逻辑1与逻辑2控制信号产生电路包括第七PM0S管、第八PM0S管、第十四NMOS 管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管和第 二十NMOS管；所述的触发器响应信号输出电路包括第九PM0S管、第十PM0S管和第二i^一 NMOS管；所述的第七PM0S管的源极、所述的第八PM0S管的源极、所述的第二十NMOS管的 漏极、所述的第二十一 NMOS管的栅极和所述的第一三值绝热多米诺文字运算电路的第一 时钟信号输入端连接且其连接端为所述的三值绝热多米诺D触发器的第一时钟信号输入 端，所述的第七PM0S管的栅极、所述的第八PM0S管的栅极、所述的第二十NMOS管的栅极、 所述的第十PM0S管的源极、所述的第二十一 NMOS管的漏极和所述的第一三值绝热多米诺 文字运算电路的第二时钟信号输入端连接且其连接端为所述的三值绝热多米诺D触发器 的第二时钟信号输入端，所述的第九PM0S管的源极为所述的三值绝热多米诺D触发器的第 三时钟信号输入端，所述的第七PM0S管的漏极、所述的第十四NMOS管的源极和所述的第 九PM0S管的栅极连接，所述的第八PM0S管的漏极、所述的第十五NMOS管的源极、所述的第 十六NMOS管的源极和所述的第十PM0S管的栅极连接，所述的第十四NMOS管的漏极、所述 的第十五NMOS管的漏极和所述的第十七NMOS管的源极连接，所述的第十七NMOS管的漏极 和所述的第十八NMOS管的源极连接，所述的第十八NMOS管的漏极、所述的第二十NMOS管 的源极和所述的第十九NMOS管的漏极连接，所述的第十九NMOS管的源极和所述的第十六 NMOS管的漏极连接，所述的第十四NMOS管的栅极和所述的第一三值绝热多米诺文字运算 电路的第二信号输出端连接，所述的第十五NMOS管的栅极和所述的第一三值绝热多米诺 文字运算电路的第三信号输出端连接，所述的第十六NMOS管的栅极和所述的第十七NMOS 管的栅极连接且其连接端为所述的三值绝热多米诺D触发器的复位端，所述的第十八NMOS 管的栅极为所述的三值绝热多米诺D触发器的置位端，所述的第十九NMOS管的栅极为所述 的三值绝热多米诺D触发器的反相置位端，所述的第九PM0S管的漏极、所述的第十PM0S管 的漏极和所述的第二十一 NMOS管的源极连接且其连接端为所述的三值绝热多米诺D触发 器的信号输出端。
3.根据权利要求2所述的一种级联式三值低功耗多米诺可逆计数器，其特征在于所述 的三值绝热多米诺正反循环门包括第二三值绝热多米诺文字运算电路、第三三值绝热多米 诺文字运算电路、第四三值绝热多米诺文字运算电路、正循环门逻辑1和逻辑2控制信号产 生电路、反循环门逻辑1和逻辑2控制信号产生电路、第一输出电路和第二输出电路，所述 的第二三值绝热多米诺文字运算电路的电路结构、所述的第三三值绝热多米诺文字运算电 路的电路结构和所述的第四三值绝热多米诺文字运算电路的电路结构均与所述的第一三 值绝热多米诺文字运算电路的电路结构相同； 所述的正循环门逻辑1和逻辑2控制信号产生电路包括第十一 PM0S管、第十二PM0S 管、第十三PMOS管、第十四PMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS 管、第二十五NM0S管、第二十六NM0S管、第二十七NM0S管、第二十八NM0S管、第二十九 NMOS管、第三十NMOS管、第三^-一 NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四 NMOS管和第三十五NMOS管；所述的第一输出电路包括第十五PMOS管、第十六PMOS管和第 三十六NMOS管；所述的第二输出电路包括第十七PMOS管、第十八PMOS管和第三十七NMOS 管；所述的第十一 PMOS管的源极、所述的第十二PMOS管的源极、所述的第二十四NMOS管 的漏极、所述的第十三PMOS管的源极、所述的第十四PMOS管的源极、所述的第三^ NMOS 管的漏极、所述的第三十六NMOS管的栅极、所述的第三十七NMOS管的栅极、所述的第二三 值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第三三值绝热多米诺文字运算 电路的第一时钟信号输入端和所述的第四三值绝热多米诺文字运算电路的第一时钟信号 输入端连接且其连接端为所述的三值绝热多米诺正反循环门的第一时钟信号输入端，所述 的第十一 PMOS管的栅极、所述的第十二PMOS管的栅极、所述的第二十四NMOS管的栅极、 所述的第十三PMOS管的栅极、所述的第十四PMOS管的栅极、所述的第三十一 NMOS管的栅 极、所述的第十六PMOS管的源极、所述的第三十六NMOS管的漏极、所述的第十八PMOS管 的源极、所述的第三十七NMOS管的漏极、所述的第二三值绝热多米诺文字运算电路的第二 时钟信号输入端、所述的第三三值绝热多米诺文字运算电路的第二时钟信号输入端和所述 的第四三值绝热多米诺文字运算电路的第二时钟信号输入端连接且其连接端为所述的三 值绝热多米诺正反循环门的第二时钟信号输入端，所述的第十五PMOS管的源极和所述的 第十七PMOS管的源极连接且其连接端为所述的三值绝热多米诺正反循环门的第三时钟信 号输入端；所述的第十一 PMOS管的漏极、所述的第二十二NMOS管的源极、所述的第二十六 NMOS管的源极和所述的第十五PMOS管的栅极连接，所述的第十二PMOS管的漏极、所述的 第二十七NMOS管的源极、所述的第二十八NMOS管的源极和所述的第十六PMOS管的栅极 连接，所述的第二十二NMOS管的漏极、所述的第二十三NMOS管的源极和所述的第二十七 NMOS管的漏极连接，所述的第二十六NMOS管的漏极、所述的第二十五NMOS管的源极和所 述的第二十八NMOS管的漏极连接，所述的第二十三NMOS管的漏极、所述的第二十五NMOS 管的漏极和所述的第二十四NMOS管的源极连接，所述的第十三PMOS管的漏极、所述的第 二十九NMOS管的源极、所述的第三十三NMOS管的源极和所述的第十七PMOS管的栅极连 接，所述的第十四PMOS管的漏极、所述的第三十四NMOS管的源极、所述的第三十五NMOS管 的源极和所述的第十八PMOS管的栅极连接，所述的第二十九NMOS管的漏极、所述的第三十 NMOS管的源极和所述的第三十四NMOS管的漏极连接，所述的第三十三NMOS管的漏极、所 述的第三十二NMOS管的源极和所述的第三十五NMOS管的漏极连接，所述的第三十NMOS管 的漏极、所述的第三十二NMOS管的漏极和所述的第三十一 NMOS管的源极连接，所述的第 十五PMOS管的漏极、所述的第十六PMOS管的漏极和所述的第三十六NMOS管的源极连接且 其连接端为所述的三值绝热多米诺正反循环门的第一信号输出端，所述的第十七PMOS管 的漏极、所述的第十八PMOS管的漏极和所述的第三十七NMOS管的源极连接且其连接端为 所述的三值绝热多米诺正反循环门的第二信号输出端；所述的第二十二NMOS管的栅极、所 述的第三十四NMOS管的栅极和所述的第二三值绝热多米诺文字运算电路的第一信号输出 端连接，所述的第二十六NMOS管的栅极、所述的第二十七NMOS管的栅极、所述的第三十三 NMOS管的栅极和所述的第二三值绝热多米诺文字运算电路的第二信号输出端连接，所述 的第二十八NM〇S管的栅极、所述的第二十九NMOS管的栅极、所述的第三十五NMOS管的栅 极和所述的第二三值绝热多米诺文字运算电路的第三信号输出端连接；所述的第二十五 NMOS管的栅极和所述的第三三值绝热多米诺文字运算电路的第一信号输出端连接，所述的 第二十三NMOS管的栅极和所述的第三三值绝热多米诺文字运算电路的第三信号输出端连 接；所述的第三十NMOS管的栅极和所述的第四三值绝热多米诺文字运算电路的第一信号 输出端连接，所述的第三十二NMOS管的栅极和所述的第四三值绝热多米诺文字运算电路 的第三信号输出端连接；所述的第二三值绝热多米诺文字运算电路的信号输入端为所述的 三值绝热多米诺正反循环门的信号输入端，所述的第三三值绝热多米诺文字运算电路的信 号输入端为所述的三值绝热多米诺正反循环门的进位端，所述的第四三值绝热多米诺文字 运算电路的信号输入端为所述的三值绝热多米诺正反循环门的借位端。
4.根据权利要求1所述的一种级联式三值低功耗多米诺可逆计数器，其特征在于所述 的三值绝热多米诺T运算电路包括逻辑0选通电路、逻辑1选通电路和逻辑2选通电路， 所述的逻辑〇选通电路包括第十九PM0S管、第二十PM0S管、第二i^一 PM0S管、第三十八 NMOS管、第三十九NMOS管、第四十NMOS管、第四i^一 NMOS管和第四十二NMOS管，所述的逻 辑2选通电路包括第二十二PM0S管、第二十三PM0S管、第四十三NMOS管、第四十四NMOS 管和第四十五NMOS管，所述的逻辑1选通电路包括第二十四PM0S管、第二十五PM0S管、 第四十六NMOS管、第四十七NMOS管、第四十八NMOS管和第四十九NMOS管；所述的第十九 PM0S管的源极、所述的第二十PM0S管的源极、所述的第三十九NMOS管的漏极、所述的第 四十一 NMOS管的漏极、所述的第四十二NMOS管的栅极、所述的第二十二PM0S管的源极、第 四十四NMOS管的漏极、第四十五NMOS管的栅极、所述的第二十四PM0S管的源极、所述的第 四十八NMOS管的漏极和所述的第四十九NMOS管的栅极连接且其连接端为所述的三值绝 热多米诺T运算电路的第一时钟信号输入端，所述的第十九PM0S管的栅极、所述的第二十 PM0S管的栅极、所述的第三十九NMOS管的栅极、所述的第四十一 NMOS管的栅极、所述的第 二十二PM0S管的栅极、所述的第四十四NMOS管的栅极、所述的第二十四PM0S管的栅极和 所述的第四十八NMOS管的栅极连接且其连接端为所述的三值绝热多米诺T运算电路的第 二时钟信号输入端；所述的第十九PM0S管的漏极、所述的第三十八NMOS管的源极和所述 的第四十NMOS管的栅极连接，所述的第三十八NMOS管的漏极和所述的第三十九NMOS管 的源极连接，所述的第二十PM0S管的漏极、所述的第四十NMOS管的源极、所述的第二十一 PM0S管的栅极和所述的第四十六NMOS管的栅极连接；所述的第四十NMOS管的漏极和所述 的第四i^一 NMOS管的源极连接，所述的第二i^一 PM0S管的源极和所述的第四十二NMOS管 的漏极连接且其连接端为所述的三值绝热多米诺T运算电路的第一信号输入端，所述的第 三十八NMOS管的栅极和所述的第四十三NMOS管的栅极连接且其连接端为所述的三值绝热 多米诺T运算电路选择信号输入端，所述的第二十二PM0S管的漏极、所述的第四十三NMOS 管的源极、所述的第二十三PM0S管的栅极和所述的第四十七NMOS管的栅极连接，所述的第 四十三NMOS管的漏极和所述的第四十四NMOS管的源极连接，所述的第二十三PM0S管的源 极和所述的第四十五NMOS管的漏极连接且其连接端为所述的三值绝热多米诺T运算电路 的第三信号输入端，所述的第二十四PM0S管的漏极、所述的第四十六NMOS管的源极和所述 的第二十五PM0S管的栅极连接，所述的第四十六NMOS管的漏极和所述的第四十七NMOS管 的源极连接，所述的第四十七NMOS管的漏极和所述的第四十八NMOS管的源极连接，所述的 第二十五PMOS管的源极和所述的第四十九NMOS管的漏极连接且其连接端为所述的三值绝 热多米诺T运算电路的第二信号输入端，所述的第二十一 PM0S管的漏极、所述的第四十二 NM0S管的源极、所述的第二十三PM0S管的漏极、所述的第四十五NM0S管的源极、所述的第 二十五PM0S管的漏极和所述的第四十九NM0S管的源极连接且其连接端为所述的三值绝热 多米诺T运算电路的信号输出端。
5.根据权利要求1所述的一种级联式三值低功耗多米诺可逆计数器，其特征在于所述 的三值绝热多米诺进位借位电路包括进位电路和借位电路，所述的进位电路包括第二十六 PM0S管、第二十七PM0S管、第五十NM0S管、第五i^一 NM0S管、第五十二NM0S管和第五十七 NM0S管，所述的借位电路包括第二十八PM0S管、第二十九PM0S管、第五十三NM0S管、第 五十四NM0S管、第五十五NM0S管和第五十六NM0S管；所述的第二十六PM0S管的源极、 所述的第五十一 NM0S管的漏极、所述的第二十八PM0S管的源极、所述的第五十二NM0S管 的栅极、所述的第五十四NM0S管的漏极和所述的第五十六NM0S管的栅极连接且其连接端 为所述的三值绝热多米诺进位借位电路的第一时钟信号输入端，所述的第二十六PM0S管 的栅极、所述的第五十一 NM0S管的栅极、所述的第二十七PM0S管的源极、所述的第五十二 NM0S管的漏极、所述的第二十八PM0S管的栅极、所述的第五十四NM0S管的栅极、所述的第 二十九PM0S管的源极和所述的第五十六NM0S管的漏极连接且其连接端为所述的三值绝 热多米诺进位借位电路的第二时钟信号输入端，所述的第二十六PM0S管的漏极、所述的第 五十NM0S管的源极和所述的第二十七PM0S管的栅极连接，所述的第五十NM0S管的漏极 和所述的第五十七NM0S管的源极连接，所述的第五十七NM0S管的漏极和所述的第五十一 NM0S管的源极连接，所述的第二十七PM0S管的漏极和所述的第五十二NM0S管的源极连接 且其连接端为所述的三值绝热多米诺进位借位电路的高位进位信号输出端，所述的第五十 NM0S管的栅极和所述的第五十三NM0S管的栅极连接且其连接端为所述的三值绝热多米诺 进位借位电路的信号输入端，所述的第五十七NM0S管的栅极为所述的三值绝热多米诺进 位借位电路的低位进位信号输入端，所述的第二十八PM0S管的漏极、所述的第五十三NM0S 管的源极、所述的第五十五NM0S管的源极和所述的第二十九PM0S管的栅极连接，所述的第 五十三NM0S管的漏极、所述的第五十五NM0S管的漏极和所述的第五十四NM0S管的源极连 接，所述的第二十九PM0S管的漏极和所述的第五十六NM0S管的源极连接且其连接端为所 述的三值绝热多米诺进位借位电路的高位借位信号输出端，所述的第五十五NM0S管的栅 极为所述的三值绝热多米诺进位借位电路的低位借位信号输出端。
【文档编号】H03K23/52GK104333372SQ201410513480
【公开日】2015年2月4日 申请日期:2014年9月29日 优先权日:2014年9月29日
【发明者】汪鹏君, 郑雪松, 张跃军 申请人:宁波大学