一种级联过采样模数调制器的制造方法
【专利摘要】本发明公开了一种级联过采样模数调制器，其包括两个二阶一位调制反馈环路和噪声抵消电路，所述的二阶一位调制反馈环路均包括两个积分器、一位模数转换器和一位数模转换器，所述的噪声抵消电路包括多个D触发器及多个由D触发器构成的数字积分器；二阶一位调制反馈环路A的模拟输出端与二阶一位调制反馈环路B的输入端相连接，且二阶一位调制反馈环路A的数字输出端与噪声抵消电路的D触发器的输入端相连接，二阶一位调制反馈环路B的数字输出端与噪声抵消电路的数字积分器的输入端相连接；噪声抵消电路的输出为整个级联过采样模数调制器的输出。本发明可在保证系统稳定性的同时，简化电路结构并实现高精度。
【专利说明】一种级联过采样模数调制器
【技术领域】
[0001]本发明是涉及一种级联过采样模数调制器，属于微电子【技术领域】。
【背景技术】
[0002]积分三角模数转换器(A/D)为一种过采样(oversampling)的模数转换器，采用过采样、噪声整形以及数字滤波技术，降低了对元器件匹配精度的要求，能够实现传统奈奎斯特率模数转换器达不到的精度，是目前实现高精度模数调制器的主流技术，在传感器、数字音频、ADSL、无线通信等领域有着广泛的应用前景。
[0003]积分三角模数调制器(SDM，Sigma-Delta Modulator)可分为一阶(order)或多阶、一位或多位等。其中，一位积分三角模数调制器虽具有良好的线性度(linearity)，但不能满足高精度要求。为了实现高精度，通常都需要增加积分三角模数调制器的阶数或位数。然而，若提高阶数会使状态不稳定，而增加位数的话，若不额外处理，则会导入非线性的反馈信号，使加总信号呈非线性，整体系统的线性度降低，在此种情形下，需要额外的算法或电路来维持或校正线性度，以致造成系统的额外负担。
【发明内容】
[0004]针对现有技术存在的上述问题，本发明的目的是提供一种级联过采样模数调制器，实现在保证系统稳定性的同时，简化电路结构并实现高精度。
[0005]为达上述目的，本发明采用如下技术方案:
[0006]一种级联过采样模数调制器，包括两个二阶一位调制反馈环路和噪声抵消电路，所述的二阶一位调制反馈环路均包括两个积分器、一位模数转换器(A/D)和一位数模转换器(D/A)，所述的噪声抵消电路包括多个D触发器及多个由D触发器构成的数字积分器；其中:二阶一位调制反馈环路A的模拟输出端与二阶一位调制反馈环路B的输入端相连接，且二阶一位调制反馈环路A的数字输出端与噪声抵消电路的D触发器的输入端相连接，二阶一位调制反馈环路B的数字输出端与噪声抵消电路的数字积分器的输入端相连接；噪声抵消电路的输出为整个级联过采样模数调制器的输出。
[0007]作为一种实施方案，在二阶一位调制反馈环路A的输出端与二阶一位调制反馈环路B的输入端之间设有加法器a。
[0008]作为一种实施方案，在每一个二阶一位调制反馈环路的输入端均设有加法器b，在两个积分器之间均设有加法器C。
[0009]作为一种实施方案，二阶一位调制反馈环路A包括积分器1、积分器I1、一位模数转换器(A/D) I和一位数模转换器(D/A) I，所述积分器I的输出端与积分器II的输入端相连接，所述积分器II的输出端分别与一位模数转换器(A/D) I的输入端及二阶一位调制反馈环路B的输入端相连接，所述一位模数转换器(A/D) I的输出端分别与一位数模转换器(D/A) I的输入端及构成噪声抵消电路的D触发器的输入端相连接，所述一位数模转换器(D/A) I的输出端分别与积分器1、积分器II及二阶一位调制反馈环路B的输入端相连接。
[0010]作为一种实施方案，二阶一位调制反馈环路B包括积分器II1、积分器IV、一位模数转换器(A/D) II和一位数模转换器(D/A) II，所述积分器III的输出端与积分器IV的输入端相连接，所述积分器IV的输出端与一位模数转换器(A/D) II的输入端相连接，所述一位模数转换器(A/D) II的输出端分别与一位数模转换器(D/A) II的输入端及构成噪声抵消电路的数字积分器的输入端相连接，所述一位数模转换器(D/A) II的输出端分别与积分器III和积分器IV的输入端相连接。
[0011]作为一种实施方案，所述的噪声抵消电路由4个D触发器及4个加法器构成，其中:D触发器I的输入端与二阶一位调制反馈环路A中的一位模数转换器(A/D) I的输出端相连接，D触发器I的输出端与D触发器II的输入端相连接，D触发器II的输出端分别与加法器I的输入端及加法器II的输入端相连接，加法器II的输出端分别与D触发器III的输入端及加法器III的输入端相连接，加法器III的输出端分别与D触发器IV的输入端及加法器IV的输入端相连接，加法器IV的输出端与加法器I的输入端相连接，加法器I的输出为整个级联过采样模数调制器的输出；并且，D触发器III与加法器II1、D触发器IV与加法器IV分别构成一个闭环的数字积分器。
[0012]作为一种实施方案，上述的一位模数转换器(A/D)均为一个比较器。
[0013]作为一种实施方案，上述的一位数模转换器(D/A)均为一对开关。
[0014]作为一种实施方案，上述的积分器均为开关电容积分器，包括运算放大器、开关、米样电容Cs和积分电容C1。
[0015]作为一种实施方案，所述的开关电容积分器由开关S1、开关S2、米样电容Cs、开关S3、开关S4、运算放大器及积分电容C1组成，所述开关SI的输出端分别与开关S2和米样电容Cs的输入端相连接，采样电容Cs的输出端分别与开关S3和开关S4的输入端相连接，开关S4的输出端分别与运算放大器的输入端和积分电容(^的输入端相连接，运算放大器的输出端与积分电容(^的输出端相连接；当开关SI和开关S3闭合，开关S2和开关S4断开，电路处于采样相；当开关S2和开关S4闭合，开关SI和开关S3断开，电路处于积分相。
[0016]作为一种实施方案，所述的D触发器均为延时电路。
[0017]本发明通过采用两个二阶一位调制反馈环路与噪声抵消电路级联成的模数调制器，在实现噪声整形功能的同时，实现了过采样功能；并且通过将过采样与噪声整形技术有机结合，实现了高精度。因此，与现有技术相比，本发明在具有多阶积分三角模数调制器的高精度的同时，保证了系统的良好线性度；且电路结构简单，保证了系统的稳定性，可满足高精度过采样要求，广泛用于消费电子与无线通讯等领域，具有显著的工业化应用价值。
【专利附图】
【附图说明】
[0018]图1是本发明提供的一种级联过采样模数调制器的结构示意图；
[0019]图2为本发明提供的一种开关电容积分器的电路结构示意图；
[0020]图3为本发明提供的开关电容积分器的采样相电路原理示意图；
[0021]图4为本发明提供的开关电容积分器的积分相电路原理示意图。
[0022]图中:1、二阶一位调制反馈环路A ;11、积分器I ;12、积分器II ;13、一位模数转换器(A/D)I ;14、一位数模转换器(D/A) I ;15、加法器b I ;16、加法器c I ;2、二阶一位调制反馈环路B;21、积分器III;22、积分器IV ;23、一位模数转换器(A/D) II ;24、一位数模转换器(D/A) II ;25、加法器b II ;26、加法器c II ;3、噪声抵消电路；31、D触发器I ;32、D触发器II ;33、加法器I ;34、加法器II ;35、D触发器III ;36、加法器III ;37、D触发器IV ;38、加法器IV ;4、加法器a ;5、运算放大器。
【具体实施方式】
[0023]下面结合具体实施例和附图，进一步阐述本发明。
[0024]如图1所示:本发明提供的一种级联过采样模数调制器，包括二阶一位调制反馈环路Al、二阶一位调制反馈环路B 2和噪声抵消电路3;所述的二阶一位调制反馈环路A I由积分器I 11、积分器II 12、一位模数转换器(A/D) I 13、一位数模转换器(D/A) I 14组成，在积分器I 11的输入端设有加法器b I 15，在积分器I 11与积分器II 12之间设有加法器c I 16;所述的二阶一位调制反馈环路B 2由积分器III 21、积分器IV 22、一位模数转换器(A/D) II 23、一位数模转换器(D/A) II 24组成，在积分器III 21的输入端设有加法器b II 25，在积分器III 21与积分器IV 22之间设有加法器c II 26 ;所述的噪声抵消电路3由D触发器I 31、D触发器II 32、加法器I 33、加法器II 34、D触发器III 35、加法器III 36、D触发器IV 37及加法器IV 38构成，其中D触发器III 35与加法器III 36,D触发器IV 37与加法器IV 38分别构成一个闭环的数字积分器；在二阶一位调制反馈环路A I的输出端与二阶一位调制反馈环路B 2的输入端之间设有加法器a 4。
[0025]所述加法器b I 15的输出端与积分器I 11的输入端相连接，积分器I 11的输出端与加法器c I 16的输入端相连接，加法器c I 16的输出端与积分器II 12的输入端相连接，积分器II 12的输出端分别与一位模数转换器(A/D) I 13的输入端及加法器a 4的输入端相连接，所述一位模数转换器(A/D) I 13的输出端分别与一位数模转换器(D/A) I 14的输入端及构成噪声抵消电路3的D触发器I 31的输入端相连接，所述一位数模转换器(D/A) I 14的输出端分别与加法器b I 15、加法器c I 16及加法器a 4的输入端相连接。
[0026]所述加法器a 4的输出端与加法器b II 25的输入端相连接，加法器b II 25的输出端与积分器III 21的输入端相连接，积分器III 21的输出端与加法器c II 26的输入端相连接，加法器c II 26的输出端与积分器IV 22的输入端相连接，所述积分器IV 22的输出端与一位模数转换器(A/D) II 23的输入端相连接，所述一位模数转换器(A/D) II 23的输出端分别与一位数模转换器(D/A) II 24的输入端及构成噪声抵消电路3的加法器II 34的输入端相连接，所述一位数模转换器(D/A) II 24的输出端分别与加法器b II 25和加法器c II 26的输入端相连接。
[0027]D触发器I 31的输出端与D触发器II 32的输入端相连接，D触发器II 32的输出端分别与加法器I 33的输入端及加法器II 34的输入端相连接，加法器II 34的输出端分别与D触发器III 35的输入端及加法器III 36的输入端相连接，加法器III 36的输出端分别与D触发器IV 37的输入端及加法器IV 38的输入端相连接，加法器IV 38的输出端与加法器I 33的输入端相连接，加法器I 33的输出为整个级联过采样模数调制器的输出；并且，D触发器III 35与加法器III 36、D触发器IV 37与加法器IV 38分别构成一个闭环的数字积分器。
[0028]所述的一位模数转换器(A/D)均为一个比较器，所述的一位数模转换器(D/A)均为一对开关，所述的积分器均为开关电容积分器，包括运算放大器、开关、米样电容Cs和积分电容C1;所述的D触发器均为延时电路。
[0029]所述的开关电容积分器可采用图2所示的电路结构:由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器5及积分电容C1组成，所述开关SI的输出端分别与开关S2和采样电容Cs的输入端相连接，采样电容Cs的输出端分别与开关S3和开关S4的输入端相连接，开关S4的输出端分别与运算放大器5的输入端和积分电容C1的输入端相连接，运算放大器5的输出端与积分电容(^的输出端相连接；当开关SI和开关S3闭合，开关S2和开关S4断开，电路处于采样相(如图3所示)；当开关S2和开关S4闭合，开关SI和开关S3断开，电路处于积分相(如图4所示)。所述的开关电容积分器具有低通滤波功能，具有与CMOS工艺相容、对时钟抖动不敏感、对运算放大器的建立过程不敏感及电容比例能准确决定零极点位置等优点。
[0030]图1中kla，klb，k2a，k2b为各个积分器的增益衰减因子，hl，hcl为级间親合系数，它们的值可以通过积分器电容比例(Q/Cs)来确定。在kla= klb= 1/2，k2a= k2b= 1/2，Ii1= 2，h cl = 0.25 时，其 Z 域传输函数为:Y (Z) = Z _4X (Z) +4 (l-Z—1) 4E2 (Z)，其中 E2 (Z)为第二级量化噪声，而第一级量化噪声被噪声抵消电路消除。
[0031]由于所述的噪声抵消电路3的作用是将二阶一位调制反馈环路A I的量化噪声抵消掉，只剩下二阶一位调制反馈环路B的量化噪声，因而可以提高整个模数调制器的信噪比；且所述的噪声抵消电路的输出就是整个模数调制器的输出，使得采样频率比信号带宽高得多，从而实现了过采样功能。由于采用过采样与噪声整形相结合技术，因而可通过对过采样率、积分器的增益衰减因子和级间耦合系数的优化设计，使所述的模数调制器具有高精度、良好线性度和稳定性，且所述电路结构简单，可用作高精度开关电容过采样模数调制器，广泛应用于消费电子与无线通讯等领域，具有重要的工业应用价值。
[0032]最后有必要在此说明的是:以上内容只用于对本发明的技术方案作进一步详细说明，不能理解为对本发明保护范围的限制，本领域的技术人员根据本发明的上述内容作出的一些非本质的改进和调整均属于本发明的保护范围。
【权利要求】
1.一种级联过采样模数调制器，其特征在于:包括两个二阶一位调制反馈环路和噪声抵消电路，所述的二阶一位调制反馈环路均包括两个积分器、一位模数转换器和一位数模转换器，所述的噪声抵消电路包括多个D触发器及多个由D触发器构成的数字积分器；其中:二阶一位调制反馈环路A的模拟输出端与二阶一位调制反馈环路B的输入端相连接，且二阶一位调制反馈环路A的数字输出端与噪声抵消电路的D触发器的输入端相连接，二阶一位调制反馈环路B的数字输出端与噪声抵消电路的数字积分器的输入端相连接；噪声抵消电路的输出为整个级联过采样模数调制器的输出。
2.如权利要求1所述的级联过采样模数调制器，其特征在于:在二阶一位调制反馈环路A的输出端与二阶一位调制反馈环路B的输入端之间设有加法器a。
3.如权利要求1所述的级联过采样模数调制器，其特征在于:在每一个二阶一位调制反馈环路的输入端均设有加法器b，在两个积分器之间均设有加法器C。
4.如权利要求1所述的级联过采样模数调制器，其特征在于:所述的二阶一位调制反馈环路A包括积分器1、积分器I1、一位模数转换器I和一位数模转换器I，所述积分器I的输出端与积分器II的输入端相连接，所述积分器II的输出端分别与一位模数转换器I的输入端及二阶一位调制反馈环路B的输入端相连接，所述一位模数转换器I的输出端分别与一位数模转换器I的输入端及构成噪声抵消电路的D触发器的输入端相连接，所述一位数模转换器I的输出端分别与积分器1、积分器II及二阶一位调制反馈环路B的输入端相连接。
5.如权利要求1所述的级联过采样模数调制器，其特征在于:所述的二阶一位调制反馈环路B包括积分器II1、积分器IV、一位模数转换器II和一位数模转换器II，所述积分器III的输出端与积分器IV的输入端相连接，所述积分器IV的输出端与一位模数转换器II的输入端相连接，所述一位模数转换器II的输出端分别与一位数模转换器II的输入端及构成噪声抵消电路的数字积分器的输入端相连接，所述一位数模转换器II的输出端分别与积分器III和积分器IV的输入端相连接。
6.如权利要求1所述的级联过采样模数调制器，其特征在于:所述的噪声抵消电路由4个D触发器及4个加法器构成，其中:D触发器I的输入端与二阶一位调制反馈环路A中的一位模数转换器I的输出端相连接，D触发器I的输出端与D触发器II的输入端相连接，D触发器II的输出端分别与加法器I的输入端及加法器II的输入端相连接，加法器II的输出端分别与D触发器III的输入端及加法器III的输入端相连接，加法器III的输出端分别与D触发器IV的输入端及加法器IV的输入端相连接，加法器IV的输出端与加法器I的输入端相连接，加法器I的输出为整个级联过采样模数调制器的输出；并且，D触发器III与加法器II1、D触发器IV与加法器IV分别构成一个闭环的数字积分器。
7.如权利要求1、4或5所述的级联过采样模数调制器，其特征在于:所述的一位模数转换器均为一个比较器，所述的一位数模转换器均为一对开关。
8.如权利要求1、4或5所述的级联过采样模数调制器，其特征在于:所述的积分器均为开关电容积分器，包括运算放大器、开关、米样电容Cs和积分电容Cl。
9.如权利要求8所述的级联过采样模数调制器，其特征在于:所述的开关电容积分器由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器及积分电容Cl组成，所述开关SI的输出端分别与开关S2和米样电容Cs的输入端相连接，米样电容Cs的输出端分别与开关S3和开关S4的输入端相连接，开关S4的输出端分别与运算放大器的输入端和积分电容Cl的输入端相连接，运算放大器的输出端与积分电容Cl的输出端相连接；当开关SI和开关S3闭合，开关S2和开关S4断开，电路处于采样相；当开关S2和开关S4闭合，开关SI和开关S3断开，电路处于积分相。
10.如权利要求1或6所述的级联过采样模数调制器，其特征在于:所述的D触发器均为延时电路。
【文档编号】H03M1/54GK104467860SQ201410625617
【公开日】2015年3月25日 申请日期:2014年11月9日 优先权日:2014年11月9日
【发明者】邹睿 申请人:上海工程技术大学