短延时高频率声表面波延迟线的制作方法
【专利摘要】本实用新型公开了一种短延时高频率声表面波延迟线，包括芯片端面和叉指换能器，它还包括输入换能器引线电极、屏蔽条引线电极、输出换能器引线电极、输入换能器假指条、屏蔽条和输出换能器假指条；叉指换能器分为输入换能器和输出换能器；芯片端面为两个，一个位于输入换能器引线电极之间、另一个位于输出换能器引线电极之间；输出换能器假指条和输入换能器假指条分别设置在输出换能器和输入换能器的外侧，屏蔽条布置在输入换能器和输出换能器之间。屏蔽条的上下两端各设置有一个屏蔽条引线电极。本实用新型实现了可以在中心、频率较高的情况下，得到较短的延时时间，同时减少了器件的端面反射，可以得到正常的频响曲线。
【专利说明】短延时高频率声表面波延迟线
【技术领域】
[0001]本实用新型涉及一种延迟线，尤其涉及一种短延时高频率声表面波延迟线。
【背景技术】
[0002]迟线主要分电磁延迟线和超声延迟线两大类，电磁延迟线延时时间短，但中心频率很难做高。超声延迟线可以做比较高的频率，但延时时间很长，但要做短延时就比较困难。声表面延迟线是超声延迟线的一种。声表面延迟线对延时的控制是由声表面波在基片表面的传播距离控制的，短延时的声表面波延迟线输入输出换能器距离很近，有很强的直通信号干扰，器件的端面反射大，很难得到正常的频响曲线。
实用新型内容
[0003]为了解决上述问题中的不足之处，本实用新型提供了一种短延时高频率声表面波延迟线。
[0004]为了解决以上技术问题，本实用新型采用的技术方案是:一种短延时高频率声表面波延迟线，包括芯片端面和叉指换能器，它还包括输入换能器引线电极、屏蔽条引线电极、输出换能器引线电极、输入换能器假指条、屏蔽条和输出换能器假指条；
[0005]叉指换能器分为输入换能器和输出换能器；芯片端面为两个，一个位于输入换能器引线电极之间、另一个位于输出换能器弓I线电极之间；
[0006]输出换能器假指条和输入换能器假指条分别设置在输出换能器和输入换能器的外侧，屏蔽条布置在输入换能器和输出换能器之间。
[0007]屏蔽条的上下两端各设置有一个屏蔽条引线电极。
[0008]芯片端面的表面上涂有吸声胶。
[0009]芯片端面的长度为输入换能器或输出换能器的十倍以上。
[0010]本实用新型实现了可以在中心频率较高的情况下，得到较短的延时时间，同时减少了器件的端面反射，可以得到正常的频响曲线。
【专利附图】
【附图说明】
[0011]下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
[0012]图1是本实用新型的结构示意图。
【具体实施方式】
[0013]如图1所示，本实用新型包括芯片端面I和叉指换能器；叉指换能器分为输入换能器6和输出换能器8 ;此外还包括输入换能器引线电极2、屏蔽条引线电极3、输出换能器引线电极4、输入换能器假指条5、屏蔽条7和输出换能器假指条9。
[0014]芯片端面I为两个，一个位于输入换能器引线电极2之间、另一个位于输出换能器引线电极4之间。芯片端面I的长度为输入换能器6或输出换能器8的十倍以上。
[0015]输出换能器假指条9和输入换能器假指条5分别设置在输出换能器8和输入换能器6的外侧。屏蔽条7布置在输入换能器6和输出换能器8之间，用于减少器件的直通信号。屏蔽条7的上下两端各设置有一个屏蔽条引线电极3。
[0016]输入换能器引线电极2和输出换能器引线电极4分别用于连接管壳的输入、输出端。在芯片端面I的表面上涂有吸声胶，以减少器件的端面反射。
[0017]本实用新型可以在中心频率较高的情况下，得到较短的延时时间，在500M的频率下，延时时间为30ns。
[0018]上述实施方式并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本【技术领域】的技术人员在本实用新型的技术方案范围内所做出的变化、改型、添加或替换，也均属于本实用新型的保护范围。
【权利要求】
1.一种短延时高频率声表面波延迟线，包括芯片端面(I)和叉指换能器，其特征在于:它还包括输入换能器引线电极(2)、屏蔽条引线电极(3)、输出换能器引线电极(4)、输入换能器假指条(5)、屏蔽条(7)和输出换能器假指条(9)； 所述叉指换能器分为输入换能器(6)和输出换能器(8);所述芯片端面(I)为两个，一个位于输入换能器引线电极(2)之间、另一个位于输出换能器引线电极(4)之间； 所述输出换能器假指条(9)和输入换能器假指条(5)分别设置在输出换能器(8)和输入换能器出)的外侧，屏蔽条7布置在输入换能器(6)和输出换能器(8)之间。
2.根据权利要求1所述的短延时高频率声表面波延迟线，其特征在于:所述屏蔽条(7)的上下两端各设置有一个屏蔽条引线电极(3)。
3.根据权利要求1所述的短延时高频率声表面波延迟线，其特征在于:所述芯片端面(I)的表面上涂有吸声胶。
4.根据权利要求1或3所述的短延时高频率声表面波延迟线，其特征在于:所述芯片端面(I)的长度为输入换能器(6)或输出换能器(8)的十倍以上。
【文档编号】H03H9/42GK203840297SQ201420259472
【公开日】2014年9月17日 申请日期:2014年5月21日 优先权日:2014年5月21日
【发明者】张敬钧 申请人:北京中讯四方科技股份有限公司