一种防止上下电过程中cpu引脚误动作电路的制作方法
【专利摘要】本实用新型提供的是一种防止上下电过程中CPU引脚误动作电路，其特征在于：一电源转换电路；一直流电源，所述的直流电源经过所述电源转换电路向所述CPU供电；一掉电复位电路，所述的掉电复位电路的输入端连接至所述CPU的供电脚；一MOS管开关电路，所述的MOS管开关电路的一输入端连接至所述的直流电源，其另一输入端连接至所述的掉电复位电路的输出端；一三极管开关电路，所述的三极管开关电路的一输入端连接至所述MOS管开关电路的输出端，其另一输入端连接至所述CPU的一I/O脚；及一后级电路，所述的后级电路连接至所述的三极管开关电路的输出端。本实用新型采用简单电路，即可解决上下电过程CPU引脚输出状态不确定引起的IGBT误动作问题，成本低，可靠性、通用性强。
【专利说明】—种防止上下电过程中CPU引脚误动作电路
【技术领域】
[0001]本实用新型涉及电力电子系统开关管驱动保护领域，特别涉及一种防止上下电过程中CPU引脚误动作电路。
【背景技术】
[0002]多数CPU存在一个硬性问题，在上下电过程中，由于此时CPU不是在正常工作状态，其I/O引脚为不确定状态，可能会输出一小段高电平脉冲信号，若该I/O引脚用作IGBT驱动板等驱动控制信号，而IGBT驱动板供电电源与CPU电源不同，其可能已先建立，则此时IGBT驱动板就会发出一小段驱动信号驱动后级IGBT导通，导致误动作产生，此误动作甚至可能导致致命问题产生。
[0003]现有的IGBT驱动误动作保护电路，主要是针对驱动高频干扰信号等，对于上下电过程CPU驱动引脚误动作而引起的IGBT误动作保护电路却很少或者通用性、可靠性比较差。
【发明内容】
[0004]本实用新型的目的是提供一种防止上下电过程中CPU引脚误动作电路，其特征在于，包括:一 CPU ; —电源转换电路；一直流电源，所述的直流电源经过一电源转换电路产生所述CPU所需的供电电源，与所述CPU的供电脚连接；一掉电复位电路，所述的掉电复位电路的输入端连接至所述CPU的供电脚；一 MOS管开关电路，所述的MOS管开关电路的一输入端连接至所述的直流电源，所述的MOS管开关电路的另一输入端连接至所述的掉电复位电路的输出端；还包括至少一路的三极管开关电路，所述的三极管开关电路的一输入端连接至所述MOS管开关电路的输出端，所述的三极管开关电路的另一输入端连接至所述CPU的一 I/O脚；所述的三极管开关电路的输出端连接至一后级电路的输入端。
[0005]所述的MOS管开关电路包括:一第一稳压二极管；一第一电容，所述第一电容的正极接至所述第一稳压二极管的阴极，所述第一电容的负极接地；一第一电阻，所述第一电阻的一端作为所述的MOS管开关电路的一输入端连接至所述的直流电源，所述第一电阻的另一端，作为所述的MOS管开关电路的另一输入端连接至所述的掉电复位电路的输出端；一第二电阻，所述第二电阻的一端连接至所述第一稳压二极管的阳极，所述第二电阻的另一端接地；一第十一电阻，所述第十一电阻的一端连接至所述第一电阻的另一端，所述第十一电阻的另一端连接至第一稳压二极管的阴极；一第一 MOS管，所述第一 MOS管的栅极连接至第一稳压二极管的阳极，所述第一 MOS管的源极接地，所述第一 MOS管的漏极作为所述的MOS管开关电路的输出端。
[0006]所述掉电复位电路包括:一第一掉电复位芯片，所述第一掉电复位芯片的VCC引脚作为所述的掉电复位电路的输入端连接至所述CPU的供电脚，所述第一掉电复位芯片的GND引脚接地；一第一二极管，所述第一二极管的阳极作为所述的掉电复位电路的输出端连接至所述的MOS管开关电路的一输入端，所述第一二极管的阴极连接至所述第一掉电复位芯片的复位引脚。
[0007]所述三极管开关电路包括:一第二电容；一第三电阻，所述第三电阻的一端作为所述三极管开关电路的输入端与所述的MOS管开关电路的一输出端连接，所述第三电阻的另一端连接至所述第二电容的一端；一第四电阻，所述第四电阻的一端连接至所述第三电阻的另一端，所述第四电阻的另一端连接至所述第二电容的另一端及所述CPU的一 I/O脚；一第五电阻，所述第五电阻的一端连接至所述第四电阻的另一端，所述第五电阻的另一端接地；一第六电阻，所述第六电阻的一端作为所述三极管开关电路的输出端，所述第六电阻的另一端接地；一第二三极管，所述第二三极管的基极连接至所述第三电阻的另一端，所述第二三极管的集电极连接至第六电阻的一端，所述第二三极管的发射极连接至所述第四电阻的另一端。
[0008]本实用新型采用普通的阻容器件、二极管、稳压二极管、三极管、MOS管组成的简单电路，即可解决上下电过程CPU引脚输出状态不确定引起的后级IGBT误动作问题，有成本低，可靠性、通用性强的优势，解决了现有技术的电路复杂、可靠性、通用性差的问题。
【专利附图】
【附图说明】
[0009]图1是本实用新型的电路原理框图。
[0010]图2是本实用新型的具体实施例电路原理图。
【具体实施方式】
[0011]为使本实用新型的目的、技术方案及优点更加清楚明白，以下将通过具体实施例和相关附图，对本实用新型作进一步详细说明。
[0012]如图1所示，一种防止上下电过程中CPU引脚误动作电路，包括掉电复位电路2、MOS管开关电路I以及至少一路的三极管开关电路3 ；M0S管开关电路I的输入端连接至一直流电源VCCl，掉电复位电路2输入端连接至CPU的供电脚VCC2，直流电源VCCl经电源转化电路4产生CPU 5所需电源，与CPU 5的供电脚VCC2连接，掉电复位电路2的输出端连接至MOS管开关电路I的另一输入端，MOS管开关电路I的输出端连接至三极管开关电路3的一输入端，三极管开关电路3的另一输入端连接至CPU 5的I/O脚，三极管开关电路3的输出端连接至后级电路6。
[0013]参考图2为本实用新型的一实施例的电路原理图，MOS管开关电路I包括第一电阻R1、第二电阻R2、第i^一电阻R11、第一电容Cl、第一稳压二极管DZl和第一 MOS管Ql ;第一电阻Rl的一端作为MOS管开关电路I的一输入端连接至一直流电源VCC1,第一电阻Rl的另一端连接至第十一电阻Rll的一端及作为MOS管电路I的另一输入端连接至掉电复位电路2的输出端，第十一电阻Rll的另一端连接至第一稳压二极管DZl的阴极与第一电容Cl的正极，第一稳压二极管DZl的阳极连接至第二电阻R2的一端及第一 MOS管Ql的栅极，第一电容Cl的阴极接地，第二电阻R2的另一端接地，第一 MOS管Ql的源极接地，第一 MOS管Ql的漏极作为MOS管开关电路I的输出端连接至三极管开关电路3的输入端。
[0014]掉电复位电路2包括第一掉电复位芯片ICl和第一二极管Dl ;第一掉电复位芯片ICl的VCC引脚作为掉电复位电路2的输入端连接至CPU5的供电脚VCC2，第一掉电复位芯片ICl的GND引脚接地，第一掉电复位芯片ICl的复位引脚连接至第一二极管Dl的阴极，第一二极管Dl的阳极作为掉电复位电路2的输出端连接至MOS管开关电路I的一输入端。
[0015]第一路的三极管开关电路包括第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第二电容C2和第二三极管Q2 ;第三电阻R3的一端作为三极管开关电路3的输入端与MOS管开关电路I的一输出端连接，第三电阻R3的另一端与第二三极管Q2的基极、第四电阻R4的一端及第二电容C2的一端连接，第二三极管Q2的发射极与第四电阻R4的另一端、第二电容C2的另一端、第五电阻R5的一端及CPU的I/O脚连接,第五电阻R5的另一端接地，第二三极管Q2的集电极与第六电阻R6的一端连接作为三极管开关电路3的输出端连接至后级电路6的输入端，第六电阻R6的另一端接地。
[0016]第二至第N路的三极管开关电路与第一路三极管开关电路相同，不再赘述。
[0017]本实用新型的一种防止上下电过程中CPU引脚误动作电路，在本实用新型的一实施例中其具体工作原理如下:
[0018]驱动信号I为CPU其中第一 I/O引脚直接输出信号；驱动信号I’为传递到后级电路的信号，可输出给IGBT驱动板等作开关控制信号；直流电源VCCl为CPU板上的供电电源之一(一般兰5V)，CPU 5供电脚VCC2为CPU 5工作的供电电源(常用的为5V或3.3V)，CPU5供电电源VCC2 <直流电源VCCl，所以一般CPU 5供电电源VCC2需由直流电源VCCl经电源转换电路4转换后才可以使用；掉电复位芯片IC1，RESET为其复位引脚，低电平有效。
[0019]在CPU正常工作的情况下，直流电源VCC1、CPU 5供电电源VCC2均为稳定的高电平，掉电复位芯片复位引脚RESET输出高阻态，直流电源VCCl通过第一电阻R1、第i^一电阻Rll给第一电容Cl充电，第一电容Cl正极保持高电平，第一稳压二极管DZl导通(调节第一电阻R1、第^ 电阻R11、第一电容Cl、第一稳压二极管DZl的参数,使直流电源VCCl及CPU 5供电电源VCC2电压稳定时DZl才导通)，第一 MOS管Ql的栅极为高电平，第一 MOS管Ql导通,第一 MOS管Ql的漏极为低电平，当驱动信号I为高电平，第二三极管Q2导通，驱动信号I’也为高电平；当驱动信号I为低电平，第二三极管Q2截止，但驱动信号I’与第六电阻R6相连，第十电阻为下拉电阻，也为低电平，即驱动信号I’与驱动信号I 一致，不会对CPU5的驱动信号造成影响。
[0020]在CPU上电过程中，直流电源VCC1、CPU5供电电源VCC2电源未建立之前，第一稳压二极管DZl两端电压达不到导通阈值处于截止状态，则第一 MOS管Ql、第二三极管Q2也截止，即使此时驱动信号I发出误动作驱动信号(高电平脉冲)，不会传递给驱动信号1’，则保护了后级电路。
[0021]在CPU下电过程中，若直流电源VCCl电压下跌，第一稳压二极管DZl两端电压达不到导通阈值处于截止状态，第一 MOS管Ql、第二三极管Q2截止，驱动信号I不会传递到驱动信号I’ ；若CPU5供电电源VCC2电压先于直流电源VCCl下跌，CPU 5供电电源VCC2低于第一掉电复位芯片ICl复位阈值,RESET脚变为低电平复位输出，第一二极管Dl导通,第一稳压二极管DZl阴极变为低电平而截止，驱动信号I不会传递到驱动信号I’。可以看出在CPU工作过程中，直流电源VCC1、CPU5供电电源VCC2任一电源电压出现异常下跌，均会导致第一稳压二极管DZl截止，驱动信号I不会传递到驱动信号I’。只要驱动信号I不会传递到驱动信号I’，后级电路就不会误动作。
[0022]这样就可确保CPU上下电过程中或CPU电源异常时，其I/O引脚发出的误动作信号不会传递到后级引起后级电路的误动作。
[0023]以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。
【权利要求】
1.一种防止上下电过程中CPU引脚误动作电路，其特征在于，包括:
一 CPU ； 一电源转换电路； 一直流电源，所述的直流电源经过所述电源转换电路向所述CPU供电； 一掉电复位电路，所述的掉电复位电路的输入端连接至所述CPU的供电脚； 一 MOS管开关电路，所述的MOS管开关电路的一输入端连接至所述的直流电源，所述的MOS管开关电路的另一输入端连接至所述的掉电复位电路的输出端； 还包括至少一路的三极管开关电路，所述的三极管开关电路的一输入端连接至所述MOS管开关电路的输出端，所述的三极管开关电路的另一输入端连接至所述CPU的一 I/O脚；所述的三极管开关电路的输出端连接至一后级电路的输入端。
2.根据权利要求1所述的一种防止上下电过程中CPU引脚误动作电路，其特征在于:所述的MOS管开关电路包括: 一第一稳压二极管； 一第一电容，所述第一电容的正极接至所述第一稳压二极管的阴极，所述第一电容的负极接地； 一第一电阻，所述第一电阻的一端作为所述的MOS管开关电路的一输入端连接至所述的直流电源，所述第一电阻的另一端作为所述的MOS管开关电路的另一输入端连接至所述的掉电复位电路的输出端； 一第二电阻，所述第二电阻的一端连接至所述第一稳压二极管的阳极，所述第二电阻的另一端接地； 一第十一电阻，所述第十一电阻的一端连接至所述第一电阻的另一端，所述第十一电阻的另一端连接至第一稳压二极管的阴极； 一第一 MOS管，所述第一 MOS管的栅极连接至第一稳压二极管的阳极，所述第一 MOS管的源极接地，所述第一 MOS管的漏极作为所述的MOS管开关电路的输出端。
3.根据权利要求1所述的一种防止上下电过程中CPU引脚误动作电路，其特征在于:所述掉电复位电路包括: 一第一掉电复位芯片，所述第一掉电复位芯片的VCC引脚作为所述的掉电复位电路的输入端连接至所述CPU的供电脚，所述第一掉电复位芯片的GND引脚接地； 一第一二极管，所述第一二极管的阳极作为所述的掉电复位电路的输出端连接至所述的MOS管开关电路的一输入端，所述第一二极管的阴极连接至所述第一掉电复位芯片的复位引脚。
4.根据权利要求1所述的一种防止上下电过程中CPU引脚误动作电路，其特征在于:所述三极管开关电路包括: 一第二电容； 一第三电阻，所述第三电阻的一端作为所述三极管开关电路的输入端与所述的MOS管开关电路的一输出端连接，所述第三电阻的另一端连接至所述第二电容的一端； 一第四电阻，所述第四电阻的一端连接至所述第三电阻的另一端，所述第四电阻的另一端连接至所述第二电容的另一端及所述CPU的一 I/O脚； 一第五电阻，所述第五电阻的一端连接至所述第四电阻的另一端，所述第五电阻的另一端接地； 一第六电阻，所述第六电阻的一端作为所述三极管开关电路的输出端，所述第六电阻的另一端接地； 一第二三极管，所述第二三极管的基极连接至所述第三电阻的另一端，所述第二三极管的集电极连接至第六电阻的一端，所述第二三极管的发射极连接至所述第四电阻的另一端。
【文档编号】H03K17/22GK203968090SQ201420414083
【公开日】2014年11月26日 申请日期:2014年7月25日 优先权日:2014年7月25日
【发明者】林华汕, 陈亚梯, 许林毅, 曹振华 申请人:深圳市科华恒盛科技有限公司