便携式低功耗高性能脑电放大器电路的制作方法
便携式低功耗高性能脑电放大器电路的制作方法
【专利摘要】本实用新型提供一种便携式低功耗高性能脑电放大器电路，解决了传统脑电放大器体积大，功耗高，性能低和不便用于采集条件和环境经常变化的场合的问题；其技术方案是，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块；本实用新型具有可复用、便于携带、低功耗、高集成度的特点，适用于采集环境和条件经常变化的场合（如户外长时间脑电信号记录），具有较高的应用价值。
【专利说明】 便携式低功耗高性能脑电放大器电路
【技术领域】
[0001]本实用新型涉及脑电放大器领域，尤其是便携式低功耗高性能脑电放大器电路。
【背景技术】
[0002]信号(EEG)是由脑神经活动产生的一种电活动，含有丰富的大脑活动信息，广泛应用于人的医学病理诊断，尤其近年来，在疲劳驾驶实时检测、脑机接口(BCI)等领域的研究引起了越来越多的国内外学者的关注。
[0003]脑电放大器主要包括信号放大与调理、模数转换和信号处理与传输，而由于人体的阻抗高且变化大，脑电信号又很微弱，外部环境的干扰很大，因此脑电信号采集系统的放大与调理电路比较复杂，通常要包括高输入阻抗和高共模抑制比的前级放大、带通滤波、工频陷波和多级放大，模数转换的精度和速率也决定了脑电信号采集系统的性能，多通道脑电信号数据量一般比较大，传输方式以PCI总线、USB总线为主，但是传统脑电信号采集设备体积和功耗一般都比较大，精度比较低，而且数据传输大多采用有线方式，不便用于采集条件和环境经常变化的场合。
【发明内容】
[0004]针对上述情况，为克服现有技术之缺陷，本实用新型之目的就是提供一种便携式低功耗高性能脑电放大器电路，有效解决了传统脑电放大器体积大，功耗高，性能低和不便用于采集条件和环境经常变化的场合的问题。
[0005]其解决技术方案是，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块。
[0006]本实用新型具有可复用、便于携带、低功耗、高集成度的特点，适用于采集环境和条件经常变化的场合(如户外长时间脑电信号记录)，具有较高的应用价值。
【专利附图】
【附图说明】
[0007]图1为本实用新型系统原理框图。
[0008]图2为本实用新型的缓冲与低通滤波电路。
[0009]图3为本实用新型的芯片ADS1299的菊花链配置。
[0010]图4为本实用新型的数字陷波器仿真图。
[0011]图5为本实用新型的带通滤波器仿真图。
[0012]图6为本实用新型的实施例一的差分放大倍数测量电路连接图。
[0013]图7为本实用新型的实施例一的共模信号测量电路连接图。
[0014]图8为本实用新型的实施例二的放大器功率测量电路连接图。
【具体实施方式】
[0015]以下结合附图对本实用新型的【具体实施方式】作进一步详细说明。
[0016]如图1至图8所示，本实用新型便携式低功耗高性能脑电放大器电路，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块。
[0017]所述的预处理电路，为缓冲与低通滤波电路，包括精密运算放大器AD8639、电阻R和电容C，电极接口连接精密运算放大器AD8639的同向输入端，精密运算放大器AD8639的反向输入端连接精密运算放大器AD8639的输出端，精密运算放大器AD8639的输出端还连接电阻R的一端，电阻R的另一端连接电容C的一端，电容C的另一端接地GND，电阻R的另一端为出线端AIN/P (N)。
[0018]所述集成模拟前端，包括第一芯片ADS1299、第二芯片ADS1299和DSP处理器，所述第一芯片ADS1299与第二芯片ADS1299按菊花链式联接成16导放大器，所述第一芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚分别连接第二芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚，第一芯片ADS1299的DAISY-1N0弓I脚连接第二芯片ADS1299的DOUT1引脚，第一芯片ADS1299的START引脚和CLK引脚出线端分别为START⑴和CLK，第一芯片ADS1299的DRDY—1引脚连接DSP处理器的INT ―1引脚，第一芯片ADS1299的DOUTtl引脚连接DSP处理器的MISO引脚，DSP处理器的GPO引脚、SCLK引脚和MOSI引脚分别连接第一芯片ADS1299的CS—1引脚、SCLK引脚和DIN引脚，第二芯片ADS1299的DAISYJN1引脚为出线端O。
[0019]具体实施时，便携式低功耗高性能脑电放大器电路，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块，脑电信号经过预处理电路的阻抗匹配和低通滤波预处理后，进入集成模拟前端，所述集成模拟前端完成处理后的脑电信号的放大和采集后，得到高分辨率的数字信号，所述数字信号再通过SPI接口(串行外围接口)传送到DSP处理器，所述DSP处理器将得到的数字数据进行处理，处理后的数据经WIFI模块传送至上位机。
[0020]为了实现脑电信号无失真放大，来自电极的原始信号通过预处理电路中的缓冲电路进行阻抗匹配，缓冲电路采用具有极高输入阻抗和极低偏置电流的精密运算放大器AD8639，其输入阻抗为22.5T Ω，偏置电流最大为40pA，采用这种电路同时还可以增加各导联信号之间的隔离度，在缓冲电路之后增加低通滤波器，来消除高频干扰。
[0021]集成模拟前端采用ADS1299芯片，所述ADS1299芯片具有内置的可编程增益放大器(PGA)、24位A/D、内部基准和片内振荡器，其中24位A/D拥有很高的分辨率，能达到0.lyV/bit，所述ADS1299芯片具有脑电图应用所需的所有常用特性，所述ADS1299芯片具有以下主要特性有:
[0022]一、8通道高分辨率同步采样24位ADC转换芯片，其采样频率可工作在250sps—16ksps 之间；
[0023]二、各通道含低噪声可编程增益放大器(PGA)，其放大倍数可以是1，2，4，6，8 ,12或24可调;CMRR共模抑制比> IlOdB ；
[0024]三、内置右腿驱动放大电路；
[0025]四、低功耗，每通道5mW ；
[0026]多片芯片ADS1299级联可实现多导放大器，2片芯片ADS1299按菊花链式联接可实现16导放大器。
[0027]所述信号处理与控制模块，选用TMS320C5515芯片作为系统核心处理芯片，所述TMS320C5515芯片具有高性能、低功耗和丰富外设的特点，对于集成模拟前端，DSP处理器作为主机，采用SPI协议进行通信，系统上电时，设置第一芯片ADS1299和第二芯片ADS1299的相应寄存器，在检测到第一芯片ADS1299和第二芯片ADS1299的DATAREADY—1信号后，读取数模转换ADC的转换结果，对于上位机，DSP处理器作为从机，采用无线通信协议和上位机进行通信，因为电信号非常微弱，电信号为微伏量级的信号，功率较大的工频干扰成分严重影响到纯净脑电信号的提取及分析，所以必须加入陷波器，一般模拟陷波器的不足之处在于对滤波器芯片或放大器芯片要求很高，如果信号在工频50Hz的衰减较高的话，需要多个滤波器级联，致使模拟电路十分庞大，而数字陷波器设计通过软件配置达到设定或改变陷波频率的目的(工频是50或60Hz)，且实时性能够满足脑电信号采集的需要，数字带通滤波器可通过软件配置灵活调整滤波器的截止频率，所以在本实用新型中采用数字滤波器，数字陷波器与带通滤波器的MATLAB仿真波形图如【专利附图】
【附图说明】中图4和图5所示，在采样频率250Hz下，数字陷波器的带宽为1Hz时，衰减达到58dB ；64阶带通滤波器的带宽为0.5—10Hz，加窗方式为Hamming窗，将MATLAB滤波器系数导入DSP滤波器程序中，即可实现DSP的滤波功能。
[0028]所述WIFI模块，选用超低功耗片上系统GSlOll芯片作为脑电信号的处理与发送模块，所述GSlOll芯片是一款高集成度，超低功耗无线SoC芯片，所述GSlOll芯片包括一个无线802.11、媒体访问控制器(MAC)、基带处理器、片上闪存、SRAM和一个应用处理器，全部在单一封装内，所述GSlOll芯片中包括2个32b的ARM7处理器，第一 ARM7处理器为WLAN处理器(WLAN CPU)负责网络数据的WIFI收发，第二 ARM7处理器为应用处理器(Applicat1n CPU)，负责面向用户的应用程序设计，所述GSlOll芯片内部集成有2.45GHz射频发射器，所述2.45GHz射频发射器的通信范围在室内为50— 70 m，在室外大于200 m,射频功率为9 dBm，所述射频发射器有2种不同的模式，即内部功率放大器和外部功率放大器，考虑到能耗和总体设计复杂性方面的问题，本实用新型运用内部功率放大器来驱动射频对RF信号进行发送，这样可以有效地减少了无线通信对外部器件的需求量。
[0029]实施例一
[0030]本实用新型的共模抑制比测试，包括差分放大倍数测量电路和共模信号测量电路，所述差分放大倍数测量电路，包括第一信号发生器S、电阻R1、电阻R2、第一脑电放大器和第一 PC机，所述第一信号发生器S的一端连接电阻Rl的一端，第一信号发生器S的另一端接地GND，电阻Rl的另一端连接电阻R2的一端，电阻R2的另一端接地GND，电阻Rl的另一端连接第一脑电放大器的同向输入端，第一脑电放大器的反向输入端接地GND,第一脑电放大器输出信号端联接第一 PC机；所述共模信号测量电路，包括第二信号发生器S、第二脑电放大器和第二 PC机，所述第二信号发生器S的一端连接第二脑电放大器的同向输入端，第二信号发生器S的一端还连接第二脑电发生器S的反向输入端，第二信号发生器S的另一端接地GND,第二脑电放大器的信号输出端联接第二 PC机。
[0031]本实用新型的共模抑制比测量包括以下步骤:
[0032]步骤1:其中第一信号发生器和第二信号发生器，采用Tektixmix AFG3021B，设置输出信号Uic为1Hz，1mVpp，正弦信号;所选电阻Rl/R2=10，如Rl=IK Ω，R2=100 Ω (电阻值由安捷伦E4980A LCR测试仪测量得到，要求电阻值比的误差小于千分之一)；
[0033]步骤2:采用计算机的采集软件进行信号采集，然后读取所采集信号Uod，得出差分放大倍数；
[0034]步骤3:其中设置信号发生器输出频率为1Hz的正弦信号为共模信号Uic，持续增加输入的共模信号幅值，并观测输出端信号的变化，当可以在采集软件中观测到输入信号时，记录Uic的幅度值和采集软件记录的幅度值Uoc ；
[0035]步骤4:计算共模抑制比CMRR:
[0036]CMRR=201g ((Uic/Uoc) *Ad)
[0037]本实用新型的脑电放大器电路的共模抑制比CMRR在IlOdB以上，而一般商用脑电放大器的共模抑制比CMRR为90dB及90dB以下，在精度方面，一般商用脑电放大器的A/D位数为16位，而本实用新型的脑电放大器的A/D位数为24位，精度提了高。
[0038]实施例二
[0039]对本实用新型的脑电放大器的功耗测试，包括功率计和第三脑电放大器，所述功率计与第三脑电放大器联接；经功率计测量，得知本实用新型的脑电放大器的功耗为10mff,而一般的脑电放大器的功耗为160mW,功耗降低。
[0040]实施例三
[0041]对脑电放大器的电路板尺寸进行测量，一般32导脑电放大器的电路板的长宽尺寸为210*160mm，而本实用新型的脑电放大器电路的电路板长宽尺寸一般为120*110mm，电路板尺寸大大缩小，可满足小型化、便于携带的需求。
[0042]本实用新型新颖独特，采用了高集成度的电路设计，省去了传统脑电放大器的模拟陷波、模拟滤波电路，简化了放大和采集电路，使脑电放大器的体积大大缩减，更加利于携带；利用高精度、高共模抑制比的24位放大芯片，使脑电放大器的精度和抗干扰性能大大增加；采用低功耗集成模拟前端、低功耗处理器和低功耗WIFI芯片，使脑电放大器的功耗大大减少。
[0043]本实用新型具有可复用、便于携带、低功耗、高集成度的特点，适用于采集环境和条件经常变化的场合(如户外长时间脑电信号记录)，具有较高的应用价值。
【权利要求】
1.便携式低功耗高性能脑电放大器电路，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，其特征在于，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块。
2.根据权利要求1所述的便携式低功耗高性能脑电放大器电路，其特征在于，所述的预处理电路，为缓冲与低通滤波电路，包括精密运算放大器AD8639、电阻R和电容C，电极接口连接精密运算放大器AD8639的同向输入端，精密运算放大器AD8639的反向输入端连接精密运算放大器AD8639的输出端，精密运算放大器AD8639的输出端还连接电阻R的一端，电阻R的另一端连接电容C的一端，电容C的另一端接地GND，电阻R的另一端为出线端AIN/P(N)。
3.根据权利要求1所述的便携式低功耗高性能脑电放大器电路，其特征在于，所述集成模拟前端，包括第一芯片ADS1299、第二芯片ADS1299和DSP处理器，所述第一芯片ADS1299与第二芯片ADS1299按菊花链式联接成16导放大器，所述第一芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚分别连接第二芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚，第一芯片ADS1299的DAISY _INQ引脚连接第二芯片ADS1299的DOUT1引脚，第一芯片ADS1299的START引脚和CLK引脚出线端分别为START⑴和CLK，第一芯片ADS1299的DRDY4引脚连接DSP处理器的INT <引脚，第一芯片ADS1299的DOUTtl引脚连接DSP处理器的MISO引脚，DSP处理器的GPO引脚、SCLK引脚和MOSI引脚分别连接第一芯片ADS1299的CS4引脚、SCLK引脚和DIN引脚，第二芯片ADS1299的DAISYJni引脚为出线端O。
【文档编号】H03F3/45GK204258744SQ201420757563
【公开日】2015年4月8日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】孙广金, 丁成义, 任立恒, 王宁, 刘学文, 王江泉 申请人:中原电子技术研究所（中国电子科技集团公司第二十七研究所）
【专利摘要】本实用新型提供一种便携式低功耗高性能脑电放大器电路，解决了传统脑电放大器体积大，功耗高，性能低和不便用于采集条件和环境经常变化的场合的问题；其技术方案是，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块；本实用新型具有可复用、便于携带、低功耗、高集成度的特点，适用于采集环境和条件经常变化的场合（如户外长时间脑电信号记录），具有较高的应用价值。
【专利说明】 便携式低功耗高性能脑电放大器电路
【技术领域】
[0001]本实用新型涉及脑电放大器领域，尤其是便携式低功耗高性能脑电放大器电路。
【背景技术】
[0002]信号(EEG)是由脑神经活动产生的一种电活动，含有丰富的大脑活动信息，广泛应用于人的医学病理诊断，尤其近年来，在疲劳驾驶实时检测、脑机接口(BCI)等领域的研究引起了越来越多的国内外学者的关注。
[0003]脑电放大器主要包括信号放大与调理、模数转换和信号处理与传输，而由于人体的阻抗高且变化大，脑电信号又很微弱，外部环境的干扰很大，因此脑电信号采集系统的放大与调理电路比较复杂，通常要包括高输入阻抗和高共模抑制比的前级放大、带通滤波、工频陷波和多级放大，模数转换的精度和速率也决定了脑电信号采集系统的性能，多通道脑电信号数据量一般比较大，传输方式以PCI总线、USB总线为主，但是传统脑电信号采集设备体积和功耗一般都比较大，精度比较低，而且数据传输大多采用有线方式，不便用于采集条件和环境经常变化的场合。
【发明内容】
[0004]针对上述情况，为克服现有技术之缺陷，本实用新型之目的就是提供一种便携式低功耗高性能脑电放大器电路，有效解决了传统脑电放大器体积大，功耗高，性能低和不便用于采集条件和环境经常变化的场合的问题。
[0005]其解决技术方案是，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块。
[0006]本实用新型具有可复用、便于携带、低功耗、高集成度的特点，适用于采集环境和条件经常变化的场合(如户外长时间脑电信号记录)，具有较高的应用价值。
【专利附图】
【附图说明】
[0007]图1为本实用新型系统原理框图。
[0008]图2为本实用新型的缓冲与低通滤波电路。
[0009]图3为本实用新型的芯片ADS1299的菊花链配置。
[0010]图4为本实用新型的数字陷波器仿真图。
[0011]图5为本实用新型的带通滤波器仿真图。
[0012]图6为本实用新型的实施例一的差分放大倍数测量电路连接图。
[0013]图7为本实用新型的实施例一的共模信号测量电路连接图。
[0014]图8为本实用新型的实施例二的放大器功率测量电路连接图。
【具体实施方式】
[0015]以下结合附图对本实用新型的【具体实施方式】作进一步详细说明。
[0016]如图1至图8所示，本实用新型便携式低功耗高性能脑电放大器电路，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块。
[0017]所述的预处理电路，为缓冲与低通滤波电路，包括精密运算放大器AD8639、电阻R和电容C，电极接口连接精密运算放大器AD8639的同向输入端，精密运算放大器AD8639的反向输入端连接精密运算放大器AD8639的输出端，精密运算放大器AD8639的输出端还连接电阻R的一端，电阻R的另一端连接电容C的一端，电容C的另一端接地GND，电阻R的另一端为出线端AIN/P (N)。
[0018]所述集成模拟前端，包括第一芯片ADS1299、第二芯片ADS1299和DSP处理器，所述第一芯片ADS1299与第二芯片ADS1299按菊花链式联接成16导放大器，所述第一芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚分别连接第二芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚，第一芯片ADS1299的DAISY-1N0弓I脚连接第二芯片ADS1299的DOUT1引脚，第一芯片ADS1299的START引脚和CLK引脚出线端分别为START⑴和CLK，第一芯片ADS1299的DRDY—1引脚连接DSP处理器的INT ―1引脚，第一芯片ADS1299的DOUTtl引脚连接DSP处理器的MISO引脚，DSP处理器的GPO引脚、SCLK引脚和MOSI引脚分别连接第一芯片ADS1299的CS—1引脚、SCLK引脚和DIN引脚，第二芯片ADS1299的DAISYJN1引脚为出线端O。
[0019]具体实施时，便携式低功耗高性能脑电放大器电路，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块，脑电信号经过预处理电路的阻抗匹配和低通滤波预处理后，进入集成模拟前端，所述集成模拟前端完成处理后的脑电信号的放大和采集后，得到高分辨率的数字信号，所述数字信号再通过SPI接口(串行外围接口)传送到DSP处理器，所述DSP处理器将得到的数字数据进行处理，处理后的数据经WIFI模块传送至上位机。
[0020]为了实现脑电信号无失真放大，来自电极的原始信号通过预处理电路中的缓冲电路进行阻抗匹配，缓冲电路采用具有极高输入阻抗和极低偏置电流的精密运算放大器AD8639，其输入阻抗为22.5T Ω，偏置电流最大为40pA，采用这种电路同时还可以增加各导联信号之间的隔离度，在缓冲电路之后增加低通滤波器，来消除高频干扰。
[0021]集成模拟前端采用ADS1299芯片，所述ADS1299芯片具有内置的可编程增益放大器(PGA)、24位A/D、内部基准和片内振荡器，其中24位A/D拥有很高的分辨率，能达到0.lyV/bit，所述ADS1299芯片具有脑电图应用所需的所有常用特性，所述ADS1299芯片具有以下主要特性有:
[0022]一、8通道高分辨率同步采样24位ADC转换芯片，其采样频率可工作在250sps—16ksps 之间；
[0023]二、各通道含低噪声可编程增益放大器(PGA)，其放大倍数可以是1，2，4，6，8 ,12或24可调;CMRR共模抑制比> IlOdB ；
[0024]三、内置右腿驱动放大电路；
[0025]四、低功耗，每通道5mW ；
[0026]多片芯片ADS1299级联可实现多导放大器，2片芯片ADS1299按菊花链式联接可实现16导放大器。
[0027]所述信号处理与控制模块，选用TMS320C5515芯片作为系统核心处理芯片，所述TMS320C5515芯片具有高性能、低功耗和丰富外设的特点，对于集成模拟前端，DSP处理器作为主机，采用SPI协议进行通信，系统上电时，设置第一芯片ADS1299和第二芯片ADS1299的相应寄存器，在检测到第一芯片ADS1299和第二芯片ADS1299的DATAREADY—1信号后，读取数模转换ADC的转换结果，对于上位机，DSP处理器作为从机，采用无线通信协议和上位机进行通信，因为电信号非常微弱，电信号为微伏量级的信号，功率较大的工频干扰成分严重影响到纯净脑电信号的提取及分析，所以必须加入陷波器，一般模拟陷波器的不足之处在于对滤波器芯片或放大器芯片要求很高，如果信号在工频50Hz的衰减较高的话，需要多个滤波器级联，致使模拟电路十分庞大，而数字陷波器设计通过软件配置达到设定或改变陷波频率的目的(工频是50或60Hz)，且实时性能够满足脑电信号采集的需要，数字带通滤波器可通过软件配置灵活调整滤波器的截止频率，所以在本实用新型中采用数字滤波器，数字陷波器与带通滤波器的MATLAB仿真波形图如【专利附图】
【附图说明】中图4和图5所示，在采样频率250Hz下，数字陷波器的带宽为1Hz时，衰减达到58dB ；64阶带通滤波器的带宽为0.5—10Hz，加窗方式为Hamming窗，将MATLAB滤波器系数导入DSP滤波器程序中，即可实现DSP的滤波功能。
[0028]所述WIFI模块，选用超低功耗片上系统GSlOll芯片作为脑电信号的处理与发送模块，所述GSlOll芯片是一款高集成度，超低功耗无线SoC芯片，所述GSlOll芯片包括一个无线802.11、媒体访问控制器(MAC)、基带处理器、片上闪存、SRAM和一个应用处理器，全部在单一封装内，所述GSlOll芯片中包括2个32b的ARM7处理器，第一 ARM7处理器为WLAN处理器(WLAN CPU)负责网络数据的WIFI收发，第二 ARM7处理器为应用处理器(Applicat1n CPU)，负责面向用户的应用程序设计，所述GSlOll芯片内部集成有2.45GHz射频发射器，所述2.45GHz射频发射器的通信范围在室内为50— 70 m，在室外大于200 m,射频功率为9 dBm，所述射频发射器有2种不同的模式，即内部功率放大器和外部功率放大器，考虑到能耗和总体设计复杂性方面的问题，本实用新型运用内部功率放大器来驱动射频对RF信号进行发送，这样可以有效地减少了无线通信对外部器件的需求量。
[0029]实施例一
[0030]本实用新型的共模抑制比测试，包括差分放大倍数测量电路和共模信号测量电路，所述差分放大倍数测量电路，包括第一信号发生器S、电阻R1、电阻R2、第一脑电放大器和第一 PC机，所述第一信号发生器S的一端连接电阻Rl的一端，第一信号发生器S的另一端接地GND，电阻Rl的另一端连接电阻R2的一端，电阻R2的另一端接地GND，电阻Rl的另一端连接第一脑电放大器的同向输入端，第一脑电放大器的反向输入端接地GND,第一脑电放大器输出信号端联接第一 PC机；所述共模信号测量电路，包括第二信号发生器S、第二脑电放大器和第二 PC机，所述第二信号发生器S的一端连接第二脑电放大器的同向输入端，第二信号发生器S的一端还连接第二脑电发生器S的反向输入端，第二信号发生器S的另一端接地GND,第二脑电放大器的信号输出端联接第二 PC机。
[0031]本实用新型的共模抑制比测量包括以下步骤:
[0032]步骤1:其中第一信号发生器和第二信号发生器，采用Tektixmix AFG3021B，设置输出信号Uic为1Hz，1mVpp，正弦信号;所选电阻Rl/R2=10，如Rl=IK Ω，R2=100 Ω (电阻值由安捷伦E4980A LCR测试仪测量得到，要求电阻值比的误差小于千分之一)；
[0033]步骤2:采用计算机的采集软件进行信号采集，然后读取所采集信号Uod，得出差分放大倍数；
[0034]步骤3:其中设置信号发生器输出频率为1Hz的正弦信号为共模信号Uic，持续增加输入的共模信号幅值，并观测输出端信号的变化，当可以在采集软件中观测到输入信号时，记录Uic的幅度值和采集软件记录的幅度值Uoc ；
[0035]步骤4:计算共模抑制比CMRR:
[0036]CMRR=201g ((Uic/Uoc) *Ad)
[0037]本实用新型的脑电放大器电路的共模抑制比CMRR在IlOdB以上，而一般商用脑电放大器的共模抑制比CMRR为90dB及90dB以下，在精度方面，一般商用脑电放大器的A/D位数为16位，而本实用新型的脑电放大器的A/D位数为24位，精度提了高。
[0038]实施例二
[0039]对本实用新型的脑电放大器的功耗测试，包括功率计和第三脑电放大器，所述功率计与第三脑电放大器联接；经功率计测量，得知本实用新型的脑电放大器的功耗为10mff,而一般的脑电放大器的功耗为160mW,功耗降低。
[0040]实施例三
[0041]对脑电放大器的电路板尺寸进行测量，一般32导脑电放大器的电路板的长宽尺寸为210*160mm，而本实用新型的脑电放大器电路的电路板长宽尺寸一般为120*110mm，电路板尺寸大大缩小，可满足小型化、便于携带的需求。
[0042]本实用新型新颖独特，采用了高集成度的电路设计，省去了传统脑电放大器的模拟陷波、模拟滤波电路，简化了放大和采集电路，使脑电放大器的体积大大缩减，更加利于携带；利用高精度、高共模抑制比的24位放大芯片，使脑电放大器的精度和抗干扰性能大大增加；采用低功耗集成模拟前端、低功耗处理器和低功耗WIFI芯片，使脑电放大器的功耗大大减少。
[0043]本实用新型具有可复用、便于携带、低功耗、高集成度的特点，适用于采集环境和条件经常变化的场合(如户外长时间脑电信号记录)，具有较高的应用价值。
【权利要求】
1.便携式低功耗高性能脑电放大器电路，包括预处理电路、集成模拟前端、信号处理与控制模块和WIFI模块，其特征在于，所述预处理电路联接集成模拟前端，集成模拟前端联接信号处理与控制模块，信号处理与控制模块联接WIFI模块。
2.根据权利要求1所述的便携式低功耗高性能脑电放大器电路，其特征在于，所述的预处理电路，为缓冲与低通滤波电路，包括精密运算放大器AD8639、电阻R和电容C，电极接口连接精密运算放大器AD8639的同向输入端，精密运算放大器AD8639的反向输入端连接精密运算放大器AD8639的输出端，精密运算放大器AD8639的输出端还连接电阻R的一端，电阻R的另一端连接电容C的一端，电容C的另一端接地GND，电阻R的另一端为出线端AIN/P(N)。
3.根据权利要求1所述的便携式低功耗高性能脑电放大器电路，其特征在于，所述集成模拟前端，包括第一芯片ADS1299、第二芯片ADS1299和DSP处理器，所述第一芯片ADS1299与第二芯片ADS1299按菊花链式联接成16导放大器，所述第一芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚分别连接第二芯片ADS1299的START引脚、CLK引脚、CS4引脚、SCLK引脚和DIN引脚，第一芯片ADS1299的DAISY _INQ引脚连接第二芯片ADS1299的DOUT1引脚，第一芯片ADS1299的START引脚和CLK引脚出线端分别为START⑴和CLK，第一芯片ADS1299的DRDY4引脚连接DSP处理器的INT <引脚，第一芯片ADS1299的DOUTtl引脚连接DSP处理器的MISO引脚，DSP处理器的GPO引脚、SCLK引脚和MOSI引脚分别连接第一芯片ADS1299的CS4引脚、SCLK引脚和DIN引脚，第二芯片ADS1299的DAISYJni引脚为出线端O。
【文档编号】H03F3/45GK204258744SQ201420757563
【公开日】2015年4月8日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】孙广金, 丁成义, 任立恒, 王宁, 刘学文, 王江泉 申请人:中原电子技术研究所（中国电子科技集团公司第二十七研究所）
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1