一种正交信号相位误差校正装置及方法与流程

本发明涉及一种电子技术，特别是涉及一种正交信号相位误差校正装置及方法。

背景技术：

正交信号组是指N路信号中任意两路信号在一个周期内积分为零。由于N路信号至少对应N个驱动和N个物理连线以及N个负载，各支路器件失配和线寄生以及驱动能力的差异，均会对N路正交信号带来相位或幅度上的失配。对于正交信号的幅度和相位的失配，传统方法之一是将正交信号生成电路的元器件尺寸做大，以减小元器件带来的失配，同时要求物理走线尽量对称和匹配，使寄生效应尽量相同。但这将会增加电路中的功耗和面积；尤其对于高频正交信号，如WIFI本振信号，这种方法基本上不能使相位误差达到设计目标。传统方法之二是利用一个N倍频信号去采样每一路信号，以减小或消除多相位信号之间的相位误差。但缺点是需要一个高频信号，同时各个采样电路(如D-触发器)之间的失配是不能消除的。

鉴于此，如何设计出更好的正交信号的相位误差校正电路就成为了本领域技术人员亟待解决的问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种正交信号相位误差校正装置及方法，用于解决现有技术中正交信号的幅度和相位的失配问题。

为实现上述目的及其他相关目的，本发明提供一种正交信号相位误差校正装置，所述正交信号相位误差校正装置包括：多路延迟模块，用于根据多路延迟控制信号对多路输入信号一一对应进行延迟处理，输出多路延迟后信号；正交相位生成模块，与所述多路延迟模块相连，用于对接收的所述多路延迟后信号进行正交处理，输出多路正交信号；相位误差检测模块，与所述正交相位生成模块相连，用于接收所述多路正交信号，并对任意相邻的两路正交信号进行相位误差判断，输出多路相位误差判断信号；状态机模块，与所述相位误差检测模块以及所述多路延迟模块相连，用于接收多路所述相位误差判断信号，反馈生成多路延迟控制信号输出到多路延迟模块以进一步校正多路输入信号。

可选地，所述正交相位生成模块还与负载模块相连，所述正交相位生成模块将所述多路正交信号输出到所述负载模块。

可选地，所述正交相位生成模块包括多个由反相器与逻辑门构成的鉴相单元，每个所述 鉴相单元接收相邻的两路延迟后信号，输出一路正交信号。

可选地，所述相位误差检测模块用于接收所述多路正交信号，根据选择控制信号选择相邻的两路正交信号，并对所述两路正交信号进行相位误差判断，输出相位误差判断信号；状态机模块，用于顺序产生所述相位误差检测模块的所述选择控制信号，并接收相应的相位误差判断信号，根据所述相位误差判断信号产生与所述选择控制信号相应的一路所述延迟控制信号，从而顺序产生多路所述延迟控制信号。

可选地，所述多路延迟模块包括多个延迟单元，所述多个延迟单元对与其对应的每一路输入信号进行延迟处理，所述延迟单元可以被所述状态机模块单独控制。

可选地，所述多路延迟模块根据多路所述延迟控制信号控制所述多个延迟单元，循环地减小任意两个相邻的相位信号的相位误差至零或最小值。

可选地，所述相位误差检测模块包括多组滤波器、一个信号选择器以及一个比较器；所述滤波器用于对所述正交信号进行滤波处理；所述信号选择器用于根据选择控制信号选择相邻的两路正交信号；所述比较器用于对所述相邻的两路正交信号进行处理，输出相位误差判断信号。

可选地，所述相位误差检测模块包括用于对所述正交信号进行滤波处理的滤波器，所述滤波器包括一阶RC低通滤波器。

可选地，所述正交信号相位误差校正装置接收4路输入信号，输出4路正交信号。

本发明还提供一种正交信号相位误差校正方法，所述正交信号相位误差校正方法包括：根据多路延迟控制信号对多路输入信号进行延迟处理得到多路延迟后信号；根据所述多路延迟后信号进行正交处理生成多路正交信号；对所述多路正交信号中的所有相位相邻两路正交信号进行相位误差判断，生成多路相位误差判断信号；根据多路相位误差判断信号反馈生成多路所述延迟控制信号以进一步校正所述多路输入信号。

可选地，所述多路延迟后信号生成多路正交信号的具体实现包括：根据多路延迟后信号中的多组相邻的两路延迟后信号生成多路正交信号；其中，通过鉴别所述任一组相邻的两路延迟后信号的相位差，生成一路正交信号。

可选地，根据多路相位误差判断信号生成多路所述延迟控制信号的具体实现包括：产生多组选择控制信号以顺序生成多路延迟控制信号；其中，每一路延迟控制信号生成的具体实现包括：选定一组所述选择控制信号生成一组相位误差判断信号，根据所生成的相位误差判断信号以及所选定的选择控制信号生成一路延迟控制信号。

可选地，根据所述延迟控制信号以进一步校正所述多路输入信号的具体实现包括：根据 所述延迟控制信号循环地减小任意两个相邻的相位信号的相位误差至零或最小值。

可选地，所述正交信号相位误差校正方法还包括：对所述多路正交信号进行滤波处理。

如上所述，本发明的一种正交信号相位误差校正装置及方法，具有以下有益效果：在环路的负反馈特性作用下，任意两个相邻的相位信号的相位误差将会被循环调节至为零或最小值。环路稳定后，最终输出的N路正交信号的相位误差达到最小。

附图说明

图1显示为本发明的正交信号相位误差校正装置的一实施例的模块示意图。

图2显示为本发明的正交信号相位误差校正装置的一实施例的模块示意图。

图3显示为本发明的正交信号相位误差校正装置的一实施例的电路结构示意图。

图4显示为本发明的正交信号相位误差校正装置的一实施例的状态机模块的工作流程示意图。

图5显示为本发明的正交信号相位误差校正方法的一实施例的流程示意图。

元件标号说明

1 正交信号相位误差校正系统

11 多路延迟模块

12 正交相位生成模块

13 相位误差检测模块

14 状态机模块

S1～S4 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种正交信号相位误差校正装置。在一个实施例中，如图1所示，所述正交 信号相位误差校正装置1包括多路延迟模块11、正交相位生成模块12、相位误差检测模块13以及状态机模块14。其中：

多路延迟模块11用于根据多路延迟控制信号对多路输入信号一一对应进行延迟处理，输出多路延迟后信号。所述多路为N路，N>＝3，即多路为至少三路。在一个实施例中，所述多路延迟模块包括多个延迟单元，所述多个延迟单元对与其对应的每一路输入信号进行延迟处理，所述延迟单元可以被所述状态机模块单独控制。所述多路延迟模块根据多路所述延迟控制信号控制所述多个延迟单元，循环地减小任意两个相邻的相位信号的相位误差至零或最小值。

正交相位生成模块12与所述多路延迟模块11相连，用于接收所述多路延迟后信号进行正交处理，输出多路正交信号。在一个实施例中，所述正交相位生成模块12包括多个由反相器与逻辑门构成的鉴相单元，每个所述鉴相单元接收相邻的两路延迟后信号，输出一路正交信号。鉴相是指鉴别出输入信号的相差；鉴相单元指能够鉴别出输入信号的相差的器件单元。在一个实施例中，所述正交相位生成模块12还与负载模块相连，所述正交相位生成模块12将所述多路正交信号输出到所述负载模块，所述负载模块可以包括混频器或倍频器等。优选地，所述多路正交信号经过缓冲驱动器驱动后输出到所述负载模块。N路延迟后控制信号的相邻的两路延迟后信号共N组，例如当N为4时，有[0:3]路延迟后信号，其中，相邻的两路延迟后信号共四组，分别为[0]与[1]，[1]与[2]，[2]与[3]，[3]与[0]。

相位误差检测模块13与所述正交相位生成模块12相连，用于接收所述多路正交信号，并对任意相邻的两路正交信号进行相位误差判断，输出多路相位误差判断信号。具体地，N路正交信号的相邻的两路正交信号共N组，例如当N为4时，有[0:3]路正交信号，其中，相邻的两路正交信号(指相位相邻的两路正交信号)共四组，分别为[0]与[1]，[1]与[2]，[2]与[3]，[3]与[0]。

状态机模块14与所述相位误差检测模块13以及所述多路延迟模块11相连，用于接收多路所述相位误差判断信号，反馈生成多路所述延迟控制信号输出到多路延迟模块以进一步校正所述多路输入信号。通过状态机模块14中的预设的算法，根据所述相位误差判断信号，反馈生成多路所述延迟控制信号，以进一步控制输入信号各个支路上的数字延迟单元，从而调节每一路输入信号的延迟时间。通过正交信号相位误差校正装置1的反馈校正，使其最终的输出的多路正交信号(也可以称为正交相位)没有相位误差。

在一个实施例中，所述相位误差检测模块13用于接收所述多路正交信号，根据选择控制信号选择相邻的两路正交信号，并对所述两路正交信号进行相位误差判断，输出相位误差判 断信号；状态机模块14用于顺序产生所述相位误差检测模块的所述选择控制信号，并接收相应的由相位误差检测模块13产生的相位误差判断信号，根据所述相位误差判断信号产生与所述选择控制信号相应的一路所述延迟控制信号，从而顺序产生多路所述延迟控制信号。在一个实施例中，所述相位误差检测模块13包括用于对所述正交信号进行滤波处理的滤波器，所述滤波器包括一阶RC低通滤波器。

在一个实施例中，所述相位误差检测模块13包括多组滤波器、一个信号选择器以及一个比较器；所述滤波器用于对所述正交信号进行滤波处理；所述信号选择器用于根据选择控制信号选择相邻的两路正交信号；所述比较器用于对所述相邻的两路正交信号进行处理，输出相位误差判断信号。

在一个实施例中，如图2所示，所述正交信号相位误差校正装置1接收4路输入信号，输出4路正交信号。所述正交信号相位误差校正装置1为四相位正交信号的相位误差校正环路，由延迟单元阵列(多路延迟模块11)、四相位正交信号生成器(正交相位生成模块12)、驱动器、相位误差检测器(相位误差检测模块13)以及状态机(状态机模块14)组成。其中延迟单元阵列由四个相同的数字控制延迟子单元组成，四个子单元的数字控制信号(即延迟控制信号)由状态机分时独立控制。四相位正交信号生成器由四个相同的鉴相单元组成，每个鉴相单元的功能示意图由反相器和与逻辑门组成，用于鉴相相邻两相位信号的相位差。正交信号生成器输出的多路输出信号进入缓冲驱动器(Buffer)，缓冲驱动器输出OUT<3:0>(输出信号)用于驱动实际应用中的负载(如混频器或倍频器)，同时多路输出信号进入相位误差检测电路。相位误差检测电路由滤波器、信号选择器和比较器三部分组成。其中的滤波器的实现方式包含但不局限于四个一阶RC低通滤波器组成，滤波器将多路输出信号滤波后输出信号mux_in<3:0>幅度与OUT<3:0>的占空比成正比，也与OUT<3:0>相邻相位信号之间的相位差成正比。滤波器输出信号mux_in<3:0>进入信号选择器。选择器工作在选择控制信号sel<1:0>的作用下循环选择两相邻的输入信号进入比较器。比如当sel<1:0>等于<00>时，mux_in<0>与mux_in<1>分别进入比较器的vip与vin端口，比较器输出逻辑信号comp(相位误差判断信号)为高电平“1”时，表示mux_in<0>的幅度高于mux_in<1>，也表示OUT<0>的占空比比OUT<1>占空比大，或者说OUT<0>与OUT<1>之间的相位差比OUT<1>与OUT<2>之间的相位差大。所以，比较器输出的comp信号进入状态机，通过状态机的输出cc2(延迟控制信号2)控制延迟单元阵列中的一个延迟单元，即减小In<1>支路的延迟时间一直到COMP出现低电平“0”，使得OUT<0>的占空比与OUT<1>占空比相等。反之，当sel<1:0>等于<00>时，比较器输出逻辑信号comp为低电平“0”时，则通过状态机增加In<1>支路的 延迟时间一直到COMP出现高电平“1”使得OUT<0>的占空比与OUT<1>占空比相等。当sel<1:0>等于<00>时，状态机调节多路输入信号In<3:0>中的In<0>支路上的延迟单元，使得OUT<0>的占空比与OUT<1>占空比相等后；状态机设置sel<1:0>等于<01>时，相位误差检测器检测mux_in<1>与mux_in<2>，然后根据比较器的结果调节In<1>之路上的延迟单元，使得OUT<1>的占空比与OUT<2>占空比相等。以此类推，状态机将会循环调节每一支路的延迟时间，使得最终的输出信号OUT<3:0>的占空比均相等，此时，输出信号OUT<3:0>之间的相位差也是相等的，从而达到相位误差校正的目的。在另一个实施例中，所述正交信号相位误差校正装置1的电路结构如图3所示。该实施例中，输入端接收8个信号in<7:0>，in<7:0>经过延迟单元的电路处理后输出Del<7:0>，经过多相位鉴相器处理以及驱动后，最终输出端输出8个信号out<7:0>。out<7:0>输出到负载中，同时经过相位误差检测电路以及状态机处理，产生多路所述延迟控制信号反馈控制延迟单元。最终达到相位误差校正的目的。

在一个实施例中，所述状态机模块14的具体工作流程如图4所示。该实施例中相位误差检测电路的滤波器输出4个信号mux_in<0-3>。其工作流程如下：开始时初始化cc0，cc1，cc2，cc3。cc0，cc1，cc2，cc3分别用于相应于4个信号mux_in<0>，mux_in<1>，mux_in<2>，mux_in<3>处理产生的对输入信号的延迟单元的延迟控制信号。根据选择控制信号Sel<1:0>选择相邻的两路输出信号(经过滤波处理的正交信号)输入到比较器，并对所述两路输出信号进行相位误差判断，输出相位误差判断信号；根据所述相位误差判断信号Comp,comp_last的值，来产生(包括在原值基础上改变)与所述选择控制信号Sel<1:0>相应的一路所述延迟控制信号。当所述选择控制信号Sel<1:0>＝<00>时，选择相邻的两路输出信号(经过滤波处理的正交信号)mux_in<0>和mux_in<1>输入到比较器，相应的产生一路所述延迟控制信号cc1的值。当Comp,comp_last＝<11>时，cc1减1；当Comp,comp_last＝<11>时，cc1减1；当Comp,comp_last＝<00>时，cc1加1；当Comp,comp_last＝<10>或<01>时，cc1保存不变。相似地，对cc1、cc2、cc3进行控制。当所述选择控制信号Sel<1:0>＝<01>时，选择相邻的两路输出信号(经过滤波处理的正交信号)mux_in<1>和mux_in<2>输入到比较器，相应的产生一路所述延迟控制信号cc2的值。当所述选择控制信号Sel<1:0>＝<10>时，选择相邻的两路输出信号(经过滤波处理的正交信号)mux_in<2>和mux_in<3>输入到比较器，相应的产生一路所述延迟控制信号cc3的值。当所述选择控制信号Sel<1:0>＝<11>时，选择相邻的两路输出信号(经过滤波处理的正交信号)mux_in<3>和mux_in<0>输入到比较器，相应的产生一路所述延迟控制信号cc0的值。在本实施例中，所述状态机模块14还包括一个控制开关stop，当控制开关stop＝1时，状态机结束对上述工作流程。

本发明还提供一种正交信号相位误差校正方法。如图5所示，所述正交信号相位误差校正方法包括：

步骤S1，根据多路延迟控制信号对多路输入信号进行延迟处理得到多路延迟后信号。

步骤S2，对所述多路延迟后信号进行正交处理生成多路正交信号。在一个实施例中，所述多路延迟后信号生成多路正交信号的具体实现包括：根据多路延迟后信号中的多组相邻的两路延迟后信号生成多路正交信号；其中，通过鉴别所述任一组相邻的两路延迟后信号的相位差，生成一路正交信号。

步骤S3，对所述多路正交信号中的所有相位相邻两路正交信号进行相位误差判断，生成多路相位误差判断信号。

步骤S4，根据多路相位误差判断信号反馈生成多路所述延迟控制信号以进一步校正所述多路输入信号。通过预设的算法，根据多路相位误差判断信号反馈生成控制延迟控制信号，以控制输入信号各个支路上的数字延迟单元，从而调节每一路输入信号的延迟时间，使其最终的输出的多路正交信号(也可以称为正交相位)没有相位误差。根据所述延迟控制信号以进一步校正所述多路输入信号的具体实现包括：根据所述延迟控制信号循环地减小任意两个相邻的相位信号的相位误差至零或最小值。

在一个实施例中，根据多路相位误差判断信号生成多路所述延迟控制信号的具体实现包括：产生多组选择控制信号以顺序生成多路延迟控制信号；其中，每一路延迟控制信号生成的具体实现包括：选定一组所述选择控制信号生成一组相位误差判断信号，根据所生成的相位误差判断信号以及所选定的选择控制信号生成一路延迟控制信号。

在一个实施例中，所述正交信号相位误差校正方法还包括：对所述多路正交信号进行滤波处理。具体地，在对所述多路正交信号进行相位误差判断前对所述多路正交信号进行滤波处理。

本发明的技术方案可以应用于一般的正交相位生成电路、频率综合器、混频器、倍频器、准正弦波生成器等电路中。

综上所述，本发明的一种正交信号相位误差校正装置及方法，具有以下有益效果：在环路的负反馈特性作用下，任意两个相邻的相位信号的相位误差将会被循环调节至为零或最小值。环路稳定后，最终输出的N路正交信号的相位误差达到最小。本发明可使多相位输入信号、各支路延迟单元及正交相位生成器等引入的相位误差都可以得到校正；该技术在物理实现或版图布局走线中对匹配性要求大大降低；同时能容忍各元器件之间的失配，便于电路灵活设计。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。