使用执行间接瞬时负载电流感测的驱动器电路操作混合功率器件的方法和系统与流程

本申请要求于2014年7月24日提交的美国临时专利序列号62/028,349和于2014年7月24日提交的美国临时申请序列号62/028,354的优先权。
技术领域：
本发明涉及集成电路器件，并且更具体地涉及用于功率开关应用的集成电路器件和操作该器件的方法。
背景技术：
：对于许多大功率应用，宽带隙(WBG)功率器件(诸如SiC和GaN功率器件)可以提供相对于Si功率器件的优越的性能特征。例如，如在J.Burm等人在JournalofSemiconductorTechnologyandScience，Vol.6，No.3，pp.175-182，September(2006)上发表的名称为“WideBand-GapFETsforHighPowerAmplifiers”的文章中公开的，具有在从大约2eV到大约6eV的范围内的带隙能量等级的宽带隙半导体材料可以用来为功率放大器中的大功率生成提供高击穿电压，并为更好的隔离提供低介电常数和低耦连。类似的，如J.Reed等人在VehiclePowerandPropulsionConference(VPPC)，2010IEEE，September1-3(2010)上发表的名称为“ModelingPowerSemiconductorLossesinHEVPowertrainsusingSiandSiCDevices”的文章中公开的，碳化硅(SiC)功率器件相比传统的基于硅的器件可能具有潜在的好处，特别是在大功率电子变换器中。体现宽带隙半导体的大功率开关的示例在以下文件中公开：Sankin等人的美国专利号7,556,994和7,820,511(其图解说明常闭垂直JFET集成功率开关)；Kitabatake等人的美国专利号7,230,273(其描述并联连接以提高器件产出的多个宽带隙开关元件)，以及Lidow等人的美国专利号8,017,978(其图解说明串联连接的不同类型的多个功率器件)。这些SiC和其它宽带隙功率器件可以通过在较高的开关频率和温度下操作提供更大的功率转换效率和功率密度。然而，排他性地具有SiC器件的所有SiC大功率变换器会显著提高半导体器件成本，特别是如果功率变换器需要满足任何过载要求，并且半导体器件根据过载要求确定尺寸。例如，在不间断电源(UPS)应用中，通常，过载性能是150％过载10秒到60秒，200％过载10到20个周期(具有电流极限)。为了解决此过高的成本问题并满足过载要求，较高和较低成本的器件可以并联在一起作为混合器件，这能够更全面地利用各个器件的正面特征中的每一个，使得可以以较低的总成本实现较高功率额定值。这些混合器件的示例在由Jih-ShengLai等人在IEEETransactionsonIndustryApplications，Vol.50，No.3，May/June(2014)上发表的名称为“AHybrid-Switch-BasedSoft-SwitchingInverterforUltrahigh-EfficiencyTractionMotorDrives”、PengweiSun等人在IEEETransactionsonIndustryApplications，Vol.48，No.3，May/June(2012)上发表的名称为“A55-kWThree-PhaseInverterBasedonHybrid--SwitchSoft--SwitchingModulesforHigh-TemperatureHybridElectricVehicleDriveApplication”的文章中公开。还有另外的混合功率器件在名称为“HybridPowerDevicesandSwitchingCircuitsforHighPowerLoadSourcingApplications”的共同受让的美国公布申请号2014/0185346中公开，其公开内容通过引用被并入本文中。尽管有这些器件，但为了更高的性能和效率以及更低的总成本，仍然需要操作混合功率器件的更高效的方法。技术实现要素：根据本发明的一些实施例的集成电路包括其中具有不同类型的第一和第二开关器件的混合开关。这些第一和第二开关器件电耦连在一起以响应于在所述第一和第二开关器件的各自的第一和第二控制端子(例如门端子)接收的各自的控制信号支撑其中的并联电流。在本发明的一些实施例中，所述第一和第二开关器件可以包括与硅开关器件结合的宽带隙半导体开关器件。典型的宽带隙半导体开关器件包括SiCMOSFET和JFET，典型的硅开关器件包括Si-IGBT，不过开关器件的其它组合也是可行的。本发明的这些实施例还可以包括控制电路，其被配置成当所述第一和第二开关器件被设置成共同支撑在第一电流范围内的正向电流时，用分别具有第一和第二不相等的占空比的各自的第一和第二周期性控制信号驱动所述第一和第二控制端子。此外，所述控制电路还被配置成当所述第一和第二开关器件被设置成共同支撑在所述第一电流范围外的第二电流范围内的正向电流时用分别具有第三和第四不相等的占空比的各自的第三和第四周期性控制信号驱动所述第一和第二控制端子。根据本发明的一些实施例，所述第一占空比大于所述第二占空比，并且所述第三占空比小于所述第四占空比。根据本发明的另外的实施例，所述控制电路可以生成周期性控制信号，使得所述第二周期性控制信号的活动相位仅仅出现在所述第一周期性控制信号的活动相位内。此外，所述第三周期性控制信号的活动相位可以被控制以仅仅出现在所述第四周期性控制信号的活动相位内。根据本发明的另外的实施例，所述第一和第二周期性控制信号的活动相位可以被控制使得所述第二周期性控制信号的活动至不活动过渡领先所述第一周期性控制信号的相应的活动至不活动过渡。在本发明的一些另外的实施例中，所述第一周期性控制信号的不活动至活动过渡可以被控制以领先所述第二周期性控制信号的相应的不活动至活动过渡。而且，所述第四周期性控制信号的不活动至活动过渡可以被控制以领先所述第三周期性控制信号的相应的不活动至活动过渡。还有，所述第三周期性控制信号的活动至不活动过渡可以被控制以领先所述第四周期性控制信号的相应的活动至不活动过渡。根据本发明的另外的实施例，所述第二开关器件是绝缘栅双极晶体管(例如，Si-IGBT)，并且所述第一开关器件是从以下组成的组中选择的三端子或更多端子的开关器件：结型场效应晶体管(JFET)、绝缘栅场效应晶体管(IGFET、MOSFET)、集成门极换流晶闸管(IGCT)和高电子迁移晶体管(HEMT)。而且，所述第一开关器件可以由宽带隙半导体材料形成，所述宽带隙半导体材料是从例如由碳化硅(SiC)、氮化镓(GaN)和金刚石组成的组中选择的。根据本发明的又一些另外的实施例，所述控制电路可以操作以在所述第二开关器件被重复地接通和关断以支撑在所述第一和第二电流范围中间的第三电流范围内的正向电流时，把所述第一控制端子保持在不活动电压水平。所述第二开关器件的这种开关可以响应于由所述控制电路生成的第五周期性控制信号。此外，所述控制电路可以被配置成当所述第一开关器件被重复地接通关断以支撑在低于所述第一电流范围的电流范围内的正向电流时，把所述第二控制端子保持在不活动电压水平。所述第一开关器件的这种开关可以响应于由所述控制电路生成的第六周期性控制信号。因此，根据本发明的一些实施例，基于上述的控制电路操作，通过依次使用下面的开关模式：(i)只有SiC；(ii)SiC首先接通，SiC最后关断，支持IGBT传导；(iii)只有IGBT(可选的)；以及(iv)IGBT首先接通，IGBT最后关断，支持SiC传导，包含SiCMOSFET/JFET和多个Si-IGBT的混合开关器件可以被开关以通过单调增大的负载电流。根据本发明的一些另外的实施例的集成电路可以包括其中具有不同类型的至少第一和第二开关器件的混合开关。这些开关器件被电耦连在一起以支撑所述混合开关内的并联电流，并响应于在所述第一和第二开关器件的各自的第一和第二控制端子接收的第一和第二控制信号。提供了一种控制电路，其被配置成当所述混合开关正支撑处于第一电流水平的正向电流时，用分别具有第一和第二不相等的占空比的各自的第一和第二周期性控制信号驱动所述第一和第二控制端子。所述控制电路还被配置成当所述混合开关正支撑处于比所述第一电流水平大的第二电流水平的正向电流时，用分别具有第三和第四不相等的占空比的各自的第三和第四周期性控制信号驱动所述第一和第二控制端子。根据本发明的这些实施例，所述第一和第四占空比分别大于所述第二和第三占空比。根据本发明的一些另外的实施例，所述控制电路可以操作以当所述第二开关器件被设置成支撑处于所述第一和第二电流水平中间的第三电流水平的正向电流时，把所述第一控制端子保持在不活动电压水平。根据本发明的这些实施例的另外的方面，所述控制电路可以包括精简指令集计算(RISC)控制器和其中包含与所述第一和第二开关器件有关的I-V数据的查询表。本发明的一些另外的实施例包括其中具有电流感测装置驱动器电路的集成电路。根据本发明的这些实施例的驱动器电路可以被配置成用各自的第一和第二周期性控制信号驱动混合开关内不同类型的各自的第一和第二并联开关器件的第一和第二控制端子。这些控制信号优选建立所述混合开关内的第一导通-截止开关模式，并响应于驱动器电路从与所述混合开关的至少第一端子关联的第一电压的测量值估计所述混合开关中的正向导通状态电流而生成。具体地，所述驱动器电路可以被配置成从所述第一电压(例如，VCE，、VDS)、与所述第一周期性控制信号关联的第一活动水平的电压(例如，VGS或VGE)和与所述第二周期性控制信号关联的第二活动水平的电压(例如，VGE或VGS)估计所述混合开关中的所述正向导通状态电流。这些估计操作可以由具有精简指令集计算(RISC)架构的处理器执行。根据本发明的另外的实施例，所述电流感测装置驱动器电路包括处理器，其被编程以从与所述混合开关关联的至少存储的器件I-V输出特性、所述第一电压、所述第一和第二活动水平的电压和可能还有与所述混合开关关联的温度的测量值或估计值计算所述混合开关中所述正向导通状态电流的估计值。I-V输出特性的至少一些可以存储在所述处理器内的查询表中。根据本发明的这些实施例的另外的方面，所述电流感测装置驱动器电路可以使用在所述混合开关内建立与所述第一导通-截止开关模式不相同的第二导通-截止开关模式的各自的第三和第四周期性控制信号执行驱动所述第一和第二控制端子的附加操作。而且，在所述混合开关正用所述第一和第二周期性控制信号驱动时，可以响应于从与所述第一端子关联的更新的第一电压估计所述混合开关中更新的正向导通状态电流执行这些附加操作。根据本发明的另外的实施例，提供了具有电流估计装置驱动器电路的集成电路。此驱动器电路可以被配置成用在所述混合开关内建立第二导通-截止开关模式的各自的第一和第二周期性控制信号驱动混合开关内不同类型的各自的第一和第二并联开关器件的至少第一和第二控制端子(例如门端子)。可以响应于当所述混合开关正被在所述混合开关内建立与所述第二导通-截止开关模式不同的第一导通-截止开关模式的周期性控制信号驱动时，测量与所述混合开关的至少第一端子关联的第一电压而执行这些驱动操作。在本发明的这些实施例中，所述驱动器电路可以包括“本地”处理器，其被配置成从与所述混合开关关联的至少存储的I-V数据和所述第一电压估计所述混合开关中的正向导通状态电流。与所述混合开关关联的至少一些I-V数据可以存储在所述处理器内的查询表中。此外，所述第一电压可以使用第一快速恢复二极管(FRD)测量，所述第一快速恢复二极管具有电耦连至所述混合开关的第一端子的阴极端子。根据本发明的另外的实施例，提供了具有系统微控制器(例如MCU)的集成电路，其被配置成生成与其中嵌入的开关模式信息无关的至少第一脉冲宽度调制(PWM)控制信号。还提供了电流估计门驱动器模块，其响应于所述第一PWM控制信号。此门驱动器模块被配置成用在所述混合开关内建立第二开关模式的不相同的门信号驱动混合开关内各自的第一和第二并联开关器件的至少第一和第二门端子。响应于当由在所述混合开关内建立与所述第二开关模式不同的第一开关模式的不相同的门信号驱动时，测量与所述混合开关的至少第一端子关联的第一电压，执行这些门驱动操作。如本文上面描述的，与所述第二开关模式关联的门信号的占空比是不同的，与所述第一开关模式关联的门信号的占空比是不同的。附图说明图1A是根据现有技术的中性点箝位(NPC)逆变器的电气示意图。图1B是从图1A的NPC逆变器截取的单个逆变器“腿(leg)”的电气示意图。图1C是可以由图1B图示的逆变器腿生成的输出电压的图形。图1D是可以由图1A的NPC逆变器生成的相间输出电压的图形。图2A是根据现有技术的混合功率开关的电气示意图。图2B是传统的控制电路的框图，其可以用来向2A的混合功率开关提供控制信号。图3A是图解说明在轻/部分负载条件期间由图2B的控制电路生成的信号的时序的时序图。图3B是图解说明在重负载条件期间由图2B的控制电路生成的信号的时序的时序图。图4是根据现有技术的升压变换器的电气示意图。图5是根据现有技术的两电平背靠背电压源变换器(VSC)的电气示意图。图6A是包含以半桥配置连接的多个混合器件(SiCMOSFET+SiIGBT)的集成电路的电气示意图。图6B是包含以半桥配置连接的多个混合器件(SiCJFET+SiIGBT)的集成电路的电气示意图。图7A是在25℃的结温下SiCMOSFET、SiCJFET和SiIGBT的I-V曲线的图形。图7B是在150℃的结温下SiCMOSFET、SiCJFET和SiIGBT的I-V曲线的图形。图7C是SiCMOSFET、SiCJFET和SiIGBT的接通能量(Eon)相对电流的图形的图示。图7D是SiCMOSFET、SiCJFET和SiIGBT的关断能量(Eoff)相对电流的图形的图示。图8是图解说明针对使用多个延迟器件的混合器件的门信号(gatesignal)的时序的框图。图9是图解说明图8的混合器件的操作的时序图。图10A图解说明根据本发明的实施例与各自的开关模式关联的多个电流范围。图10B是图解说明在正弦负载电流的生成过程中使用图10A的开关模式的图。图11是根据本发明的实施例用来驱动混合器件的控制电路的框图。图12A是根据本发明的实施例包含用来驱动混合器件的智能门驱动器模块的控制电路的框图。图12B是根据本发明图12A的控制电路和混合器件的实施例的电气示意图。图13是SiCMOSFET、SiIGBT和SiCMOSFET+SiIGBT的I-V曲线的图形。具体实施方式现在将参照附图更全面地描述本发明，在附图中示出本发明的优选实施例。不过，本发明可以以许多不同的形式体现，并且不应当解读为局限于本文中列出的实施例；而是，提供这些实施例使得本公开是彻底的完整的，并会向本领域技术人员全面传递本发明的范围。在全文中相同的附图标记指相同元件。要理解，当把一个元件或一层陈述为“连接到”或“耦连到”另一元件或另一层或在另一元件或另一层“之上”(或其变形)，该元件或层可以直接在其它元件或层上、连接或耦连到其它元件或层，或者可能存在中间元件或层。相反，当把一个元件陈述为“直接在...上”、“直接连接到”或“直接耦连到”另一元件或另一层(和其变形)，则不存在任何插入元件或层。在全文中相同的附图标记指相同元件。要理解，尽管术语第一、第二、第三等可以在本文中用来描述各元件、组件、区域、层和/或区段，但这些元件、组件、区域、层和/或区段不应当由这些术语限制。这些术语只用来将一个元件、组件、区域、层或区段与另一区域、层或区段区分。因此，在不偏离本发明的教导下，下文讨论的第一元件、组件、区域、层或区段可以被称作第二元件、组件、区域、层或区段。本文中使用的术语只出于描述特定实施例的目的，不旨在是对本发明的限制。如本文中使用的单数形式“一(a)”、“一(an)”和“所述(the)”旨在也包括复数形式，除非上下文清楚地指示为相反。还要理解，术语“包括(compring)”、“包括(including)”、“具有(having)”和其变形在本说明书中使用时，指所述特征、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、步骤、操作、元件、组件和/或其组合的存在或增加。相反，术语“由...组成(consistingof)”在本说明书中使用时，指所述特征、步骤、操作、元件和/或组件，并排除附加的特征、步骤、操作、元件和/或组件。除非另外定义，否则本文中使用的所有术语(包括科技术语)具有与本发明所属的领域的技术人员通常理解的含义相同的含义。还要理解，术语，诸如在常用词典中定义的那些术语应当解释为具有与其在相关领域的上下文的含义一致的含义，不以理想的或过度正式的意义解释，除非在本文中明确地如此定义。现在参照图1A-1B，传统的三电平逆变器100，也被称作中性点箝位(NPC)逆变器被图示为包括一对串联连接的母线电容器Cp和Cn，以及三个等效逆变器腿(inverterleg)10a、10b和10c，他们被配置成把输入母线(VBUS)上提供的DC输入电压变换成三个周期性腿输出电压Va、Vb和Vc。如图1A图示，每个逆变器腿10a、10b和10c包括在输入母线两端子以图腾柱(totempole)配置串联连接的四个IGBT。第一腿10a包括一对混合开关12a、12d，第二腿10b包括一对混合开关12b、12e，第三腿10c包括一对混合开关12c和12f，他们如图示的连接作为“外”器件。每个腿10a、10b和10c还包括各自的“内”开关器件对，其以IGBT和续流二极管的并联组合形成。为了降低在轻负载期间的传导损耗，通过用宽带隙晶体管替代续流二极管，内开关器件对可以被配置为与“外”混合开关等效。现在参照图1B，图1A的逆变器腿10a被图示为包括第一硅IGBTQ1和晶体管Q5，其被配置为宽带隙JFET(例如GaNJFET)。这些晶体管并联连接，作为第一逆变器腿10a中的最上面的混合开关12a。类似地，第四硅IGBTQ4和晶体管Q6被配置为宽带隙JFET，他们并联连接作为第一逆变器腿10a中最下面的混合开关12d。第二硅IGBTQ2和续流二极管D2以及第三IGBTQ3和续流二极管D3并联连接。箝位二极管D1和D4提供与母线电容器之间的中性点V0的电连接。如图1B中所示，由逆变器腿10a生成的单相输出电压Va被施加到输出负载，输出负载显示为LC网络(L和Cout)。如图示的，此输出电压Va在第二硅IGBTQ2的截流端子(例如发射极端子)和第三硅IGBTQ3的截流端子(例如集电极端子)共用的节点处生成。四个IGBTQ1-Q4的开关状态由表1图示。如由此表所示的，对于一相操作，当IGBTQ1和Q2为“导通(on)”时，输出Va被上拉到电压Vp；当IGBTQ2和Q3为“导通”时，输出Va连接到V0；以及当IGBTQ3和Q4为“导通”时，输出Va被下拉到Vn。而且，从这些开关状态，可以理解，IGBTQ2和Q3在每个周期的大部分“导通”，导致比Q1和Q4更大的传导损耗，但开关损耗要少得多。此外，对于大多数情况，当IGBTQ2和Q3为“导通”时，续流二极管D2和D3是软开关的，因此保持二极管D2和D3两端的恢复电压为相应的IGBTQ2和Q3的Vce的恢复电压。IGBTVa＝VpVa＝V0Va＝VnQ1导通截止截止Q2导通导通截止Q3截止导通导通Q4截止截止导通表1图1C-1D是图解说明分别与图1B的逆变器腿关联的腿输出电压和与图1A的逆变器关联的相间输出电压的图形。本领域技术人员会理解，图1D的相间电压的有效开关频率是图1C的相电压的开关频率的两倍。如由图2A所示的，由图1A-1B图示的每个混合开关12a-12f可以被配置为与一个或多个硅IGBT并联(其响应于各自的控制信号S2，...，S3)的三端子宽带隙半导体开关器件(例如，SiC、GaNJFET/MOSFET)，其响应于第一控制信号。现在参照图2B和图3A-3B，控制信号S1-S3可以由控制电路20响应于时钟信号CLK和一个或多个控制信号CNTL生成，作为周期性信号。具体地，图3A是时序图，其图解说明在轻或部分负载条件期间当宽带隙开关器件(例如JFET/MOSFET)是活动的并决定总的传导和开关损耗，而并联IGBT响应于不活动控制信号S2，...，S3保持不活动时具有50％占空比的第一控制信号S1的生成。相比之下，如由图3B图示的，在重负载条件期间，并联IGBT由具有＜50％占空比的周期性控制信号驱动。具体地，为了降低混合开关12a-12f内的开关损耗，控制信号S2和S3的不活动至活动(例如，低电平至高电平)过渡和活动至不活动(例如高电平至低电平)过渡仅仅出现在第一周期性控制信号S1的活动相位内，这意味着在每个活动周期中，宽带隙开关器件在IGBT之前接通并且在IGBT之后关断。相应地，在重负载条件期间，传导损耗由宽带隙开关和IGBT确定，但开关损耗主要由宽带隙开关确定，在导通状态(on-state)电阻和接通/关断损耗方面，这通常提供相比Si-IGBT优越的性能。替代性地，因为硅IGBT相对GaNJFET通常有较慢的接通特性，驱动宽带隙开关器件的控制信号S1’的不活动至活动前沿可以与控制信号S2和S3的不活动至活动前沿对齐，以便简化控制电路20内的逻辑。如本文上面描述的，混合开关可以在开关损耗显著的所有基于IGBT的拓扑中使用。因此，如由图4图示的，包含电感器(L)、二极管(D)和电容器(C)网络的另外的传统升压变换器40可以使用混合开关12，其响应于一对控制信号S1、S2。而且，因为在大电流水平下，SiC功率器件的传导损耗并不一贯地比相同额定值的Si器件中的传导损耗低，所以混合封装中的Si和SiC器件的换流应当根据负载电流的变化被不同地对待，以便最小化混合器件中的传导损耗。此外，因为SiC器件相对于Si器件通常有更快速的开关速度，所以在包含混合器件的模块(又称“混合模块”)中SiC和Si器件的统一的开关模式通常不能够避免与Si器件关联的显著断开损耗，Si器件通常具有明显更慢的断开速度。为了解决混合器件内SiC和Si器件的这些不相似的特性，多个不同的开关模式可以用来最小化混合器件损耗，提高过电流能力并保证安全操作。具体地，如本文下面更全面描述的，根据本发明的实施例的开关模式可以实现混合模块中SiIGBT的零电压开关(ZVS)，并最小化基于宽范围的瞬时负载电流值的传导和开关损耗。现在参照图5，示出传统的两电平背靠背电压源变换器(VSC)50，其每一相有两个腿，每个腿排他性地包含SiIGBT。如果SiIGBT额定为例如500A/1200V，则为了配置相应的混合器件具有与IGBT相同的额定值，一个SiC器件(100A)和四个SiIGBT(4×100A)可以被并联连接以替代每个5×100AIGBT。如由图6A-6B的半桥配置60a、60b图示的，SiCMOSFET和SiCJFET可以用作SiC器件的实施例。这些器件可从功率器件制造商公开获得，诸如InfineonTM(例如，SiIGBTFF100R12YT3，SiCJFETFF45R12W1J1)和CREETM(例如，SiCMOSFETCAS100H12AM1)。在图7A和7B中分别示出对于Tj＝25℃和150℃的结温，示例性100ASiC器件(SiCMOSFET，JFET)和示例性100ASiIGBT之间的输出特性的比较，其中，I_C、I_D分别指示集电极(C)电流和漏极(D)电流，V_CE、V_DS分别指示集电极-发射极电压和漏极-源极电压。此外，由图7C-7D示出SiC器件和SiIGBT之间的接通和关断开关能量(Eon和Eoff)的比较，其中，IDS、ICE指示漏极-源极电流和集电极-发射极电流。如由图7A-7B图示的，SiC器件导通电压降在低电流范围比SiIGBT的相应导通电压降要低，但在高电流范围比SiIGBT的相应导通电压降要高。而且，如图7C-7D图示的，由于Si和SiC材料性质之间的不同(例如，SiC的宽带隙)，每个SiC器件的接通/关断能量明显低于SiIGBT的接通/关断能量。如现在将参照图8-10描述的，例如根据正弦基波周期内时变负载电流的变化，或者根据本发明的其它实施例的另一时变负载电流波形的变化，多个不同的开关模式可以用于Si和SiC器件。这些开关模式优选在混合模块60c中使用每种类型的器件的吸引人的特性，使得可以降低总的接通/关断能量损耗，同时提高过电流能力，而又保持在每个并联器件的安全操作区域(SOA)操作。根据本发明的一些实施例，优选的开关模式可以由与负载电流的相应的I、II和III非重叠范围关联的至少三个(3)子模式I、II和III组成。在子模式I中，在Si器件保持不活动并且不对混合模块60c内的正向导通状态传导有贡献时，只有SiC器件被接通/关断。第一开关模式在负载电流低于边界负载电流值I1时被使用，边界负载电流值I1由在其I-V曲线的SiIGBT阈值电压下相应的SiC器件电流确定。当混合器件电流低于此边界电流时，SiC器件两端的电压降没有高到足以实现IGBT中的导通。此第一模式确保混合模块60c的安全操作，并最小化在相对轻负载条件下接通/关断能量损耗。本领域技术人员会理解，此子模式在UPS应用中可以被经常使用，原因是大多数三相UPS装置通常在最大负载的20-40％的范围内操作。在子模式II中，SiC器件(例如，MOSFET、JFET)相对于SiIGBT被首先接通并被最后关断，这意味着施加到SiC器件的周期性控制信号(例如门信号)的占空比大于施加到SiIGBT的周期性控制信号(例如门信号)的占空比。此开关模式在负载电流大于I1但低于SiC器件的最大SOA电流I2时被应用。因为导通和截止开关分别由SiC器件首先和最后执行，在接通/关断IGBT时存在非常低的导通状态电压(例如VCE)。IGBT的导通/截止开关的这种方法通常被称作零电压开关(ZVS)。因此，为了给IGBT提供ZVS，并且因为在混合模块中SiC器件的通常快得多的开关速度和更低的开关损耗，第一时间延迟被强加到Si-IGBT相对于SiCMOSFET/JFET的接通上，第二时间延迟被强加到SiCMOSFET/JFET相对于Si-IGBT的关断上，如由图8的延迟控制装置80a和80b以及图9的时序图所示的。在图9的时序图中时间延迟ton和toff的特定值可以由SiC和SiC器件的相对开关速度以及在本发明的一些实施例中由VSC中的两个互补混合模块之间的死区时间的长度确定。例如，在SiCMOSFET/JFET和SiIGBT之间的接通和关断延迟可以是足够大的以保证在接通过程中，SiC器件在SiIGBT接通之前被完全接通(例如，SiC器件电流达到稳态SiC器件电流的大约90％之上)，但在关断过程中，SiIGBT在SiC器件关断之前被完全关断(例如，SiIGBT电流达到低于IGBT稳态电流的大约10％)。本领域技术人员会理解，“电流尖峰”通常在接通和关断过程中出现在SiC中，原因是所有的负载电流在接通和关断延迟时间间隔中必须流过SiCMOSFET/JFET。为了应对这些“电流尖峰”，可以使用暂态热分析来确定边界负载电流值I2，使得SiC器件能够在短持续时间内(例如几微秒)传导尖峰电流。在子模式III中，SiIGBT相对于(若干)SiC器件被首先接通并被最后关断，这意味着施加到SiIGBT的周期性控制信号的占空比大于施加到SiC器件的周期性控制信号的占空比。使用此开关模式的一个目标是确保无论何时负载电流超过SiC器件的较低电流额定值的SOA时，负载电流能够由IGBT安全地中断。为了实现此安全电流中断的目标，无论何时当负载电流在(若干)SiC器件的SOA之外时，SiIGBT优选被首先接通并被最后关断。如由图10A-10B图示的，本文中描述的500A混合器件60c的最佳电流决定(current-dependent)开关模式的实施例包括对SiC和Si器件I-V曲线(如例如由图7示出的)中的不同区域使用不同的子模式。此外，提出的最佳电流决定开关模式在正弦负载电流应用中的实现由图10B图示，其中，iL(A)是正弦负载电流，IE和ID分别指示发射极和漏极电流，VCE、VDS分别指示集电极-发射极电压和漏极-源极电压。根据本发明的一些实施例，具有基于典型的SiC和Si功率器件的器件额定值和热分析确定的特定电流水平的最佳电流决定开关模式可以描述如下：1)对于轻负载电流，iL≤20A，可以使用子模式I，这意味着只有SiCMOSFET被接通/关断。20A的电流水平是在IGBT阈值电压下(根据其在Tj＝150℃的结温下的I-V曲线)的SiCMOSFET电流。如由图7的图形图示的，因为在低负载电流区中SiC器件具有比SiIGBT更低的传导和开关损耗，所以只有SiC器件被接通/关断以支撑由图10B显示的期望负载电流波形；2)对于20A＜iL≤300A的范围内的负载电流，可以使用子模式II，其中，SiC器件被首先接通并被最后关断，如由图9的时序图图示的。在此子模式中，SiC器件被首先接通并被最后关断，如图8中图示的。因为负载电流超过边界负载值I1(20A)，所以IGBT可以被接通，以与SiC器件一起分担电流，并降低总传导损耗。而且，此子模式能够实现IGBT器件的ZVS操作，所以基本上所有的开关损耗都出现在SiC器件上，在相同的电流水平，SiC器件具有比IGBT明显更小的开关损耗。此电流区的上限(I2＝300A)基于暂态热分析和来自SiC器件数据表的SOA特性；以及3)对于300A＜iL≤500A的最高范围的负载电流，可以应用子模式III，其中，SiIGBT被首先接通并被最后关断，从而保证SiC器件的安全工作。此子模式III的时序基本上是图9中示出的时序的反转。根据本发明的替代性实施例，此最高的“模式III”电流范围可以被修改以包括当只有SiIGBT活动且SiC器件不活动时有相对较低的范围(例如，300A＜iL≤400A)以及当SiIGBT相对于SiC器件被首先接通并被最后关断时，有相对较高的范围(例如，400A＜iL≤500A)。使用支持前述的电流决定开关模式I-III的信号驱动混合模块内的SiC和Si器件的控制端子(例如门端子)的操作要求频繁检测每个混合器件的瞬时时间决定的负载电流iL(例如图10B的正弦负载电流)。传统的电流感测技术通常需要使用霍尔效应电流传感器、电流互感器(CT)或罗戈夫斯基线圈，但当每个混合器件都需要电流测量时，花费会高，物理上是笨重的并通常对环境变化是敏感的。用于混合功率器件60c的控制电路110的框图由图11图示。此控制电路110包括闭合反馈环，其显示为包括如图示连接的电流感测装置118、信号调理电路116、生成脉冲宽度调制(PWM)信号的数字信号处理器(DSP)/微控制器(μC)114和门驱动器112。本领域技术人员会理解，图11的控制电路110可能有一个或多个缺点，包括：(i)由于包括相对费用高和笨重的霍尔传感器/CT造成的提高的系统成本和物理尺寸的可能性；(ii)电流感测方法的相对有限的带宽和温度敏感性；以及(iii)对系统微控制器(DSP/μC)造成的提高的计算负担，如果执行本文中描述的方法，则可能需要系统微控制器进行与每个电流周期中混合器件的开关模式关联的计算。为了解决这些限制，本发明的实施例利用在包含门驱动器模块122的控制电路120“本地”内的智能电流感测方法，如由图12A-12B图示的。此控制电路120响应于由系统控制器(DSP/μC)124生成的PWM信号，利用闭环反馈路径向混合器件60c提供控制信号(例如，门信号VGS、VGE)。此门驱动器模块122通过连续地实时测量这些器件的导通状态电压，利用每个并联功率器件(IGBT、MOSFET、JFET等)的输出特性。如本文下面更全面地解释的，导通状态电压的连续测量支持混合器件60c的瞬时器件电流的确定。响应于瞬时电流的这种确定，利用优选集成在门驱动器模块本地内的相对低成本的高速ARM微控制器(或任何其它高速控制器/ASIC芯片)，以根据图10A-10B的开关模式I-III支持为混合器件60c内的多个并联器件生成期望的门驱动信号。如由图12B图示的，通过把高压快速恢复二极管(FRD)的阴极连接到IGBT集电极端子和MOSFET漏极端子，可以进行器件导通状态电压(VDS或VCE)的间接测量。基于此配置，一个或多个并联MOSFET和IGBT器件中的任何导通状态传导会引起FRD变成正向偏压的，从而能够由基于ARM的智能门驱动器模块122实现混合器件60c的导通状态电压的捕获。混合器件60c的此导通状态电压等于在FRD的阳极处的电压减去其内置的正向电压降。在FRD中的相对可忽略的正向导通状态电流由上拉电阻器R1支持，上拉电阻器R1与FRD结合作为上拉电压V+的分压器操作。“本地”智能门驱动器模块122通过用支持期望的开关模式I-III的各自的门信号(VGS、VGE)驱动MOSFET和IGBT器件的门端子控制要由混合器件60c承担的时间决定开关操作，并针对特定应用实现期望的正向导通状态电流。如显示的，这些门信号可以通过电阻器Rg1和Rg2提供，其可以用来调节接通时序，并且通常在由制造商提供的数据表中规定。可以从以下各项把瞬时负载电流的非常准确的“测量值”计算为估计值，这些项有：(i)混合器件的测量的瞬时导通状态电压(VCE(t)、VDS(t))和测量的结温(Tj)，(ii)与测量的瞬时导通状态电压关联的电流开关模式，和(iii)在测量的Tj下与混合器件关联的I-V曲线以及MOSFET和IGBT器件各自的门电压VGS、VGE。在一些情况下，NTC热敏电阻可以用来估计Tj的平均值。但因为NTC热敏电阻通常测量TCASE-混合器件封装的温度，所以可能需要基于TCASE和混合器件的其它热参数估计Tj。如果Tj的实际或计算值不可用，则存储的与最高的Tj关联的I-V曲线数据可以用来保证所有选择的开关模式都在混合器件60c的安全操作区(SOA)内工作。温度测量的此替代处理可能在性能/效率上有一些损失。因此，如由图13示出的，混合器件60c的I-V特性是被施加到其中的并联器件的特定开关模式的函数。因此，在轻负载条件下，当只有SiCMOSFET被接通/关断时，只有与在各自的门电压和温度下的SiCMOSFET关联的I-V曲线是相关的。但是，在相对重的负载条件下，SiCMOSFET和SiIGBT都被接通。这意味着SiCMOSFET和SiIGBT在其各自的门电压VGS、VGE下的I-V曲线(其可以在集成的基于ARM的智能门驱动器模块中被预设)和结温Tj需要被一起考虑以确定组合I-V曲线，其在图13中标识为“MOS+IGBT”I-V曲线。一旦已经测量瞬时导通状态电压VCE、VDS，并且已经基于前述标准选择内部存储的I-V曲线，在每个活动的并联器件中的瞬时正向导通状态电流可以被估计，并相加在一起产生总瞬时负载电流的估计值。根据本发明的一些实施例，基于ARM的智能门驱动器模块可以包括存储器件，诸如非易失性查询表，其包含与其中预设的I-V曲线关联的I-V数据。为了支持高精度估计，接通延迟值应当被预设在基于ARM的门驱动器模块中，以确保器件电流在稳定的导通状态条件而不是在过渡状态中被估计。而且，在反向恢复过程中(或在任何正向导通状态传导过程中)任何续流二极管中的任何反向电流一般可以被忽略。当然，一旦估计的电流值超过安全操作的最大阈值，则基于ARM的驱动器模块应当立即关断混合器件内的所有器件。最后，如参照图8-9在上文强调的，在最佳的开关模式II和III中任何接通和关断延迟的值可以响应于结温Tj的变化在基于ARM的驱动器模块中被动态调节。本领域技术人员会理解，在基于ARM的门驱动器模块中的前述电流感测操作相比传统的门驱动器有许多优点。首先，可以实现更低的成本和更紧凑的操作，原因是不需要任何笨重的霍尔传感器或CT。其次，可以消除传统的基于模拟比较器和逻辑IC的短路去饱和检测电路。如本文中描述的基于ARM的操作还对总的系统控制操作是非侵入的，减轻由系统控制器(DSP/MCU)执行的过多的计算工作量。短路保护还会更快速更可靠。在附图和说明书中，已经公开了本发明的典型的优选实施例，尽管使用了特定的术语，但他们只是在通用和描述性意义上而不是出于限制目的使用的，本发明的范围在所附的权利要求中说明。当前第1页1 2 3