一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法与流程

本发明属于集成电路领域，具体涉及一种应用于超低功耗数模混合集成电路的熔丝修调技术。

背景技术：

近几十年来，集成电路的发展基本遵循摩尔定律，目前已经进入纳米尺度。随着器件尺寸的不断缩小，集成度的不断提高，微型化、高性能的产品不仅登上了市场舞台而且受到广泛欢迎。例如，日常消费电子领域的可穿戴智能设备以及生物医疗领域的植入式医疗电子设备都在人们的日常生活中扮演着越来越重要的角色。由于大多数这类设备采用电池供电，所以其核心集成电路的功耗成为决定其使用寿命的关键因素，这对集成电路设计提出了苛刻的功耗要求。

另一方面，随着对微型化集成电路的性能指标要求越来越高，集成电路面临高精度的挑战日趋明显。例如，对于系统内部作为标尺的基准电压、基准电流以及振荡器等模块，都要求达到很高的精度。然而，由于受到工艺制造误差的影响，这些模块的性能都会存在一定的离散和偏移，这就需要对这些模块进行修调。

传统的熔丝修调方法如图1所示。熔丝FUSE与电阻R并联，理想情况下，熔丝FUSE未熔断时电阻为零，表现为短路；熔断时电阻为无穷大，表现为开路。这样可以控制电阻R的接入与否从而进行修调。实际情况中，熔丝未熔断时阻值为几毫欧到几欧，熔断后阻值为几百千欧到几十兆欧。对于一般的集成电路，由于电阻R阻值较小，在五百欧以内，所以熔断后的熔丝并联在电阻R两端不会对并联总电阻产生大的影响，可以近似视为开路。但是对于超低功耗的应用，由于电阻R阻值较大，约为几十千欧到几百千欧，所以熔断后的熔丝会大大影响并联总电阻的阻值，影响修调效果和电路性能。因此，对于要求超低功耗的数模混合集成电路，传统的熔丝修调方法已不适用。

技术实现要素：

针对超低功耗数模混合集成电路中传统熔丝修调技术在熔丝熔断情况下无法正确修调的问题，本发明提出了一种新的熔丝修调技术。该技术能够根据熔丝熔断与否产生不同的控制电压，控制开关管的通断从而实现修调电阻的接入选择。电路结构简单，功耗极低，适用于超低功耗数模混合集成电路。

具体地，提出一种超低功耗数模混合集成熔丝修调电路，所述修调电路的结构如下：

第一反相器的输入端接第二MOS管的栅极，第一反相器的输出端接第二反相器的输入端和第三MOS管的栅极；第二反相器的输入端还与第三MOS管的栅极连接，输出端接第一MOS管的栅极；第一MOS管的源极接电源电压，漏极分别接第二MOS管的漏极、第三MOS管的漏极以及熔丝的第一端；第二MOS管源极接第三反相器的输入端和第四反相器的输出端以及第三MOS管的源极；第三MOS管源极接第三反相器的输入端和第四反相器的输出端以及第二MOS管的源极；第三反相器的输入端接第二MOS管和第三MOS管的源极以及第四反相器的输出端，输出端接第四MOS管的栅极和第四反相器的输入端；第四反相器的输入端接第四MOS管的栅极和第三反相器的输出端，输出端接第二MOS管和第三MOS管的源极以及第三反相器的输入端；第四MOS管的栅极接第三反相器的输出端和第四反相器的输入端，源极接电阻的一端，漏极接电阻的另一端；熔丝的第二端接公共地。

优选地，所述第一反相器的输入端接第二MOS管的栅极，作为整个电路的输入端。

优选地，所述电路的输入信号为集成电路系统内部的上电复位信号。

优选地，第一MOS管和第二MOS管为P型MOS管，第三MOS管和第四MOS管为N型MOS管。

优选地，第二MOS管和第三MOS管构成CMOS开关，第三反相器和第四反相器构成双稳态锁存电路。

优选地，所述熔丝电阻小于200欧，所述熔丝的熔断电阻大于200千欧。

本发明还提出另一种调修电路，所述修调电路的结构如下：

第一反相器的输入端接第二三极管的基极，第一反相器的输出端接第二反相器的输入端和第三三极管的基极；第二反相器的输入端还与第三三极管的基极连接，输出端接第一三极管的基极；第一三极管的发射极接电源电压，集电极分别接第二三极管的集电极、第三三极管的集电极以及熔丝的第一端；第二三极管发射极接第三反相器的输入端和第四反相器的输出端以及第三三极管的发射极；第三三极管发射极接第三反相器的输入端和第四反相器的输出端以及第二三极管的发射极；第三反相器的输入端接第二三极管和第三三极管的发射极以及第四反相器的输出端，输出端接第四三极管的基极和第四反相器的输入端；第四反相器的输入端接第四三极管的基极和第三反相器的输出端，输出端接第二三极管和第三三极管的发射极以及第三反相器的输入端；第四三极管的基极接第三反相器的输出端和第四反相器的输入端，发射极接电阻的一端，集电极接电阻的另一端；熔丝的第二端接公共地。

本发明还提出一种使用前述电路的熔丝修调方法，其特征在于，所属方法包括如下步骤：

根据熔丝熔断和未熔断时的电阻不同判别得出相应的控制低电平和控制高电平；初始化过程，初始化上电复位信号为低电平；判别过程，输入端信号变高，第三反相器和第四反相器构成正反馈锁存系统，拉动第二MOS管和第三MOS管的源极电压和第四MOS管的栅极电压，达到锁定状态；所述锁定状态的电路功耗为零。

优选地，所述初始化过程中，熔丝熔断情况下，第二和第三MOS管的源极电压Vlat高于熔丝FUSE第一端电压Vfu；熔丝未熔断情况下，第二和第三MOS管的源极电压Vlat低于熔丝FUSE第一端电压Vfu。

优选地，所述判别过程中，熔丝熔断情况下，第二MOS管和第三MOS管的源极电压上拉到电源电压，第四MOS管的栅极电压下拉到公共地；熔丝未熔断情况下，第二MOS管和第三MOS管的源极电压下拉到公共地，第四MOS管的栅极电压上拉到电源电压。

本发明与现有技术相比，具有以下有益效果：

第一，电路结构简单，整个电路仅包含四个MOS反相器和四个MOS晶体管，应用于大规模熔丝修调时可以有效避免修调控制模块带来过大的硬件开销。

第二，利用系统内部的上电复位信号RST进行初始化，充分利用了数模混合集成电路系统的控制信号，避免了设计更复杂的电路产生初始化信号，有效减小了电路规模和芯片面积。

第三，功耗极低，主要功耗来源于初始化过程，也就是RST信号为低的时间，这个过程持续时间极短，电路的功耗很有限，之后RST信号变高，进入判别过程，双稳态锁存电路迅速正反馈得出结果，几乎不产生功耗。

第四，电路适用的熔断和未熔断电阻范围更广，在熔丝电阻小于200欧、熔断电阻大于200千欧的条件下本发明设计的熔丝修调控制电路都可以正常工作，产生正确的控制电平Vctr。

第五，控制信号Vctr与电源电压VDD或者公共地GND相连通，有强力的上拉或下拉通道，由于不考虑响应时间，驱动大尺寸MOS管M4也没有任何困难。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1为传统的熔丝修调技术原理图；

图2为本发明提出的熔丝修调技术原理图；

图3为熔丝熔断情况下(200KΩ)的电压仿真结果图；

图4为熔丝熔断情况下(200KΩ)的电流仿真结果图；

图5为熔丝未熔断情况下(200Ω)的电压仿真结果图；

图6为熔丝未熔断情况下(200Ω)的电流仿真结果图。

具体实施方式

下面结合附图1-6，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

如图2所示，电路包括四个反相器，分别是INV1、INV2、INV3和INV4；四个MOS晶体管，分别是M1、M2、M3和M4；一个熔丝，表示为FUSE。电路的输入信号为系统内部的上电复位信号RST。反相器INV1的输入端接MOS管M2的栅极，作为整个电路的输入端，反相器INV1的输出端接反相器INV2的输入端和MOS管M3的栅极。反相器INV2的输入端接反相器INV1的输出端和MOS管M3的栅极，输出端接MOS管M1的栅极。反相器INV3的输入端接MOS管M2和MOS管M3的源极以及反相器INV4的输出端，输出端接MOS管M4的栅极和反相器INV4的输入端。反相器INV4的输入端接MOS管M4的栅极和反相器INV3的输出端，输出端接MOS管M2和MOS管M3的源极以及反相器INV3的输入端。MOS管M1的栅极接反相器INV2的输出端，源极接电源电压VDD，漏极接MOS管M2和MOS管M3的漏极以及熔丝FUSE的上端。MOS管M2的栅极接反相器INV1的输入端，源极接反相器INV3的输入端和反相器INV4的输出端以及MOS管M3的源极，漏极接MOS管M1和MOS管M3的漏极以及熔丝FUSE的上端。MOS管M3的栅极接反相器INV1的输出端和反相器INV2的输入端，源极接反相器INV3的输入端和反相器INV4的输出端以及MOS管M2的源极，漏极接MOS管M1和MOS管M2的漏极以及熔丝FUSE的上端。MOS管M4的栅极接反相器INV3的输出端和反相器INV4的输入端，源极接电阻R的下端，漏极接电阻R的上端。熔丝FUSE上端接MOS管M1、MOS管M2和MOS管M3的漏极，下端接公共地GND。

在上述四个MOS管中，MOS管M1和MOS管M2为P型MOS管，MOS管M3和MOS管M4为N型MOS管。MOS管M2和MOS管M3构成CMOS开关，反相器INV3和反相器INV4构成双稳态锁存电路。

图2中的熔丝修调控制电路一共包括4个反相器，4个MOS管和1个熔丝。注意本发明所保护的范围不局限于这里描述的实例。在本实例中，晶体管均使用的MOS管，当然，可以使用三极管代替MOS管。在这种情况下，用三极管基极代替MOS管栅极，用集电极代替漏极，用发射极代替源极。

下面结合附图3-6，通过实例对本发明作进一步说明，但不构成对本发明的限制。本实例的电路级别仿真采用HHNEC 0.35μm BCD工艺，并使用Cadence公司的Spectre工具在ADE(模拟集成电路设计自动化仿真软件)环境下进行仿真，电路工作的电源电压为2.8V。

在电路上电工作前，先要进行熔丝修调。熔丝修调是在封装前的裸片上进行的，修调过程中根据修调目标有的熔丝需要熔断，有的则保留，不作任何处理。对熔丝进行熔断处理时，需要在熔丝两端加一个固定的电压，并保持一定的时间。这样就有一个稳定的较大的电流流经熔丝，引发电迁移，导致大量的原子运动，最终在电迁移处形成空洞。理想情况下，熔丝熔断后可以视为开路，阻抗无穷大，但实际操作中，由于制造工艺、熔断方式等的不同，熔断后的熔丝电阻并不是无穷大，而是在几百千欧到几十兆欧不等。同时，在熔丝未熔断时，也存在几毫欧到几欧的电阻。这样一来，熔丝修调控制电路就需要根据熔丝熔断和未熔断时的电阻不同判别得出相应的控制低电平和控制高电平。

芯片上电后，熔丝修调控制电路开始工作，其工作过程包括初始化过程和判别过程，最后进入锁定状态。下面分两种情况进行说明：熔丝熔断，显示高阻值；熔丝未熔断，显示低阻值。

情况一，熔丝熔断。上电复位信号RST在初始化阶段为低电平，经过反相器INV1得到的信号RST_N为高电平，再经过反相器INV2得到的信号为低电平，该信号控制MOS管M1的通断。由于M1的栅极为低电平，所以M1导通，电流由VDD经M1输出。与此同时，由于RST信号控制PMOS开关管M2的栅极，RST_N控制NMOS开关管M3的栅极，所以M2、M3导通，M2和M3构成的CMOS开关导通。由于熔断电阻很大，所以通电流后熔丝FUSE上端电压Vfu为高电压，该信号经过反相器INV3反向，输出低电压，也就是MOS管M4栅极的控制信号Vctr为低电压。该信号是反相器INV4的输入端，这样一来，反相器INV4内部的PMOS管导通而NMOS管截止，电流通过PMOS管从VDD输出，通过M2和M3构成的CMOS开关注入熔丝支路，进一步增大了熔丝FUSE上端电压Vfu。同时由于CMOS开关存在导通电阻，所以Vlat比Vfu电压更高，能够有效避免进入判别死区，有利于之后判别阶段的进行。

初始化过程结束后进入判别阶段。RST信号变高，经过反相器INV 1得到的信号RST_N为低电平，再经过反相器INV2得到的信号为高电平，该信号控制MOS管M1的通断。由于M1的栅极为高电平，所以M1关断，没有电流输出。与此同时，由于控制PMOS开关管M2的RST信号为高，控制NMOS开关管M3的RST_N信号为低，所以M2、M3关断，M2和M3构成的CMOS开关断开。这样一来，INV3和INV4就构成了一个正反馈锁存系统。由于Vlat为高电平，经过INV3得到低电平，再经过INV4得到一个更高的高电平，从而使Vlat上拉，如此正反馈循环，最终Vlat通过INV4内部的PMOS管上拉到电源电压VDD，而Vctr通过INV3内部的NMOS管下拉到公共地GND，达到锁定状态。此时M4的栅极电压为零，M4关断，电阻R接入主电路。在这种状态下，由于M1关断，电流从VDD经M1和熔丝到GND的通路被打断。由于M2和M3关断，电流从VDD经INV4内部PMOS管、CMOS开关和熔丝到GND的通路被打断。Vlat和Vctr分别被上拉到VDD和下拉到GND，也没有电流流过。所以在判别结束后的锁定状态电路功耗为零。

情况二，熔丝未熔断。上电复位信号RST在初始化阶段为低电平，经过反相器INV1得到的信号RST_N为高电平，再经过反相器INV2得到的信号为低电平，该信号控制MOS管M1的通断。由于M1的栅极为低电平，所以M1导通，电流由VDD经M1输出。与此同时，由于RST信号控制PMOS开关管M2的栅极，RST_N控制NMOS开关管M3的栅极，所以M2、M3导通，M2和M3构成的CMOS开关导通。由于熔丝电阻很小，所以通电流后熔丝FUSE上端电压Vfu为低电压，该信号经过反相器INV3反向，输出高电压，也就是MOS管M4栅极的控制信号Vctr为高电压。该信号是反相器INV4的输入端，这样一来，反相器INV4内部的NMOS管导通而PMOS管截止，从M1输出的电流除了流经熔丝FUSE外，还有一小部分通过CMOS开关和INV4内部的NMOS管注入GND。这样一来流经熔丝FUSE的电流变小，显示在熔丝FUSE上端的电压Vfu变低。同时由于CMOS开关存在导通电阻，所以Vlat比Vfu电压更低，能够有效避免进入判别死区，有利于之后判别阶段的进行。

初始化过程结束后进入判别阶段。RST信号变高，经过反相器INV1得到的信号RST_N为低电平，再经过反相器INV2得到的信号为高电平，该信号控制MOS管M1的通断。由于M1的栅极为高电平，所以M1关断，没有电流输出。与此同时，由于控制PMOS开关管M2的RST信号为高，控制NMOS开关管M3的RST_N信号为低，所以M2、M3关断，M2和M3构成的CMOS开关断开。这样一来，INV3和INV4就构成了一个正反馈锁存系统。由于Vlat为低电平，经过INV3得到高电平，再经过INV4得到一个更低的低电平，从而使Vlat下拉，如此正反馈循环，最终Vlat通过INV4内部的NMOS管下拉到公共地GND，而Vctr通过INV3内部的PMOS管上拉到电源电压VDD，达到锁定状态。此时M4的栅极电压为VDD，M4导通，电阻R被短路。在这种状态下，由于M1关断，电流从VDD经M1和熔丝到GND的通路被打断。同样地，电流从VDD经M1、CMOS开关和INV4内部NMOS管到GND的通路被打断。Vlat和Vctr分别被下拉到GND和上拉到VDD，也没有电流流过。所以在判别结束后的锁定状态电路功耗为零。

图3-6中，电源电压VDD由一个理想信号源产生，RST信号由一个启动电路产生。在仿真时，对设计的熔丝电阻和熔断电阻取临界值，也就是最坏情况：熔丝电阻取200欧，熔断电阻取200千欧。

图3是熔丝熔断情况下的电压仿真结果。20us时电路上电，之后的约240us范围内RST信号为低电平。在这段时间内，Vfu为2.781V，表现出高电平，Vlat为2.784V，略高于Vfu，控制信号Vctr为8.108nV，接近GND。RST信号变高后，Vfu降为2.283uV，接近GND，说明流经熔丝FUSE的电流几乎为零。Vlat达到2.8V，Vctr低至7.736nV，说明已经达到锁定状态。

图4是熔丝熔断情况下的电流仿真结果。在RST信号为低的初始化阶段，流经MOS管M1的电流为9.269uA，反相器INV4向CMOS开关输出的电流为4.636uA，流经熔丝FUSE的电流为13.9uA，说明流经熔丝FUSE的电流来自MOS管M1和反相器INV4。整个电路的电流消耗为13.9uA，说明整个电路的电流消耗全部来自注入熔丝FUSE的两路电流。在RST信号变高进入锁定状态后，各个支路的电流在pA水平，总的电流消耗为171.4pA，相比于初始化阶段其电流消耗可以忽略不计。

图5是熔丝未熔断情况下的电压仿真结果。20us时电路上电，之后的约240us范围内RST信号为低电平。在这段时间内，Vfu为80.19mV，表现出低电平，Vlat为74.62mV，略低于Vfu，控制信号Vctr为2.8V，达到电源电压。RST信号变高后，Vfu降为699.1pV，接近GND，说明流经熔丝FUSE的电流几乎为零。Vlat低至7.736nV，Vctr达到2.8V，说明已经达到锁定状态。

图6是熔丝未熔断情况下的电流仿真结果。在RST信号为低的初始化阶段，流经MOS管M1的电流为429.7uA，CMOS开关向反相器INV4输出的电流为28.73uA，流经熔丝FUSE的电流为400.9uA，说明流经MOS管M1的电流分别注入了熔丝FUSE和反相器INV4。整个电路的电流消耗为429.7uA，说明整个电路的电流消耗全部来自流经MOS管M1的电流。在RST信号变高进入锁定状态后，各个支路的电流在pA水平，总的电流消耗为163.5pA，相比于初始化阶段其电流消耗可以忽略不计。

可见，本发明能够有效实现熔丝修调功能，根据熔丝熔断前后的电阻大小不同输出不同的控制电平，进而控制开关管的通断选择电阻的接入与否。由于响应时间并不是一个重要的考量参数，所以本发明可以驱动大尺寸开关管，更好地模拟开路与短路情况。从应用角度看，本发明设计的熔丝修调控制电路功耗很低，非常适合于超低功耗数模混合集成电路。由于功耗主要来源于初始化过程中电流管M1的输出电流，所以在保证电路功能正确的前提下，尽量减小电流管M1的尺寸，可以实现功耗的优化。另一方面，本发明充分利用了集成电路系统内部的上电复位信号，避免了过多的电路开销，结构简单，性能稳定。

以上所述仅为本发明的较佳实例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。