终端设备的制作方法

本发明涉及电路板设计制造领域，尤其涉及一种终端设备。

背景技术：

随着科技的进步和人们生活水平的发展，电子终端设备的功能越来越复杂，且电气性能的要求也越来越高。

目前，终端设备内部一般设置有电路板和焊接于电路板上的电子元器件，电子元器件通常为对电气性能要求较高的各类芯片，且为了保证芯片等电子元器件的供电电压的稳定，在芯片等电子元器件的电源引脚上还连接有用于滤波的电容。现有的印制电路板采用双面布件设计方式，为了保证滤波电容芯片的电源信号的滤波效果，需要尽量减少滤波电容的引脚与芯片电源引脚之间连线长度，通常滤波电容焊接印制电路板上在与电子元器件芯片不同侧，且在印制电路板上位于芯片电源引脚的附近开设导通孔，通过导通孔以实现滤波电容的引脚与芯片电源引脚的连接。图1是现有技术中一种采用双面布件方式的终端设备在频率小于30Mhz时的仿真波形示意图。图2是现有技术中一种采用双面布件方式的终端设备在频率小于100Mhz时的仿真波形示意图。如图1和图2所示，采用双面布件方式，可实现滤波电容的引脚与芯片电源引脚之间连接距离满足电路噪声指标要求。

上述双面布件印制电路板中，生产工艺包括：底面回流+顶面回流+波峰，其工艺至少包括两次回流，在回流过程中易造成元器件高温损伤。为了降低元器件件受回流炉高温损伤及PCB高温变形的概率，以及简化工艺流程，发明人尝试采用单面布件方式，至少可减少一次回流工艺。图3是现有技术中采用单面布件方式时电路板的结构示意图。如图3所示，这样，滤波电容3需要与芯片20平铺地设置在印制电路板1的同一侧面上。但是，发明人进一步发现电路噪声指标不符合设计要求，图4是现有技术中一种采用单面布件方式的终端设备在频率小于30Mhz时的仿真波形示意图。图5是现有技术中一种采用单面布件方式的终端设备在频率小于100Mhz时的仿真波形示意图。如图4和图5所示，采用单面布件方式时，电路噪声指标均不能满足设计要求。

因此，上述分析可得知，在采用单面布件方式中电路噪声问题为亟需要解决的难题。

技术实现要素：

本发明提供一种终端设备，其内部电路板上元器件的电路噪声和干扰较小，电气性能较好。

本发明提供一种终端设备，包括采用单面布件的印制电路板、电子元器件和滤波电容；电子元器件包括器件本体和固定在器件本体上的引脚阵列，引脚阵列位于器件本体的面向印制电路板一侧，引脚阵列中的引脚均与印制电路板的电路电连接，在器件本体设置有引脚阵列的一面上，具有未设置引脚的空白区，滤波电容的引脚与引脚阵列中的电源引脚电连接，以对电源信号进行滤波，滤波电容位于印制电路板的设置有器件本体的一面上，且至少部分滤波电容位于空白区的范围内。

本发明的终端设备包括采用单面布件的印制电路板、电子元器件和滤波电容；其中，电子元器件包括器件本体和固定在器件本体上的引脚阵列，引脚阵列位于器件本体的面向印制电路板一侧，引脚阵列中的引脚均与印制电路板上的电路电连接，在器件本体设置有引脚阵列的一面上，具有未设置引脚的空白区，滤波电容与引脚阵列中的电源引脚电连接，以对电源信号进行滤波，滤波电容位于印制电路板的设置有器件本体的一面上，且至少部分滤波电容位于空白区的范围内。这样滤波电容可与电子元器件的电源引脚之间保持较短的距离，从而有助于滤除干扰，使电路中的噪声得以降低，改善终端设备的整体电气性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中一种采用双面布件方式的终端设备在频率小于30Mhz时的仿真波形示意图；

图2是现有技术中一种采用双面布件方式的终端设备在频率小于100Mhz时的仿真波形示意图；

图3是现有技术中采用单面布件方式时电路板的结构示意图；

图4是现有技术中一种采用单面布件方式的终端设备在频率小于30Mhz时的仿真波形示意图；

图5是现有技术中一种采用单面布件方式的终端设备在频率小于100Mhz时的仿真波形示意图；

图6是本发明实施例一提供的终端设备的结构示意图；

图7是本发明实施例一提供的终端设备的截面示意图；

图8是本发明实施例一提供的电子元器件的具体结构示意图；

图9是本发明实施例一提供的终端设备中滤波电容与电子元器件的第一种相对位置示意图；

图10是本发明实施例一提供的终端设备中滤波电容与电子元器件的第二种相对位置示意图；

图11是本发明实施例一提供的终端设备在采用两个1μF电容作为滤波电容时的仿真波形示意图；

图12是本发明实施例二提供的终端设备的结构示意图；

图13是本发明实施例二提供的印制电路板的具体结构示意图；

图14是本发明实施例二提供的印制电路板的截面结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图6是本发明实施例一提供的终端设备的结构示意图。图7是本发明实施例一提供的终端设备的截面示意图。如图6和图7所示，本实施例提供的终端设备包括采用单面布件的印制电路板1、电子元器件2和滤波电容3；电子元器件2包括器件本体21和固定在器件本体21上的引脚阵列22，引脚阵列22位于器件本体21的面向印制电路板1一侧，引脚阵列22中的引脚均与印制电路板1的电路电连接，在器件本体21设置有引脚阵列22的一面上，具有未设置引脚的空白区221，滤波电容3的引脚与引脚阵列22中的电源引脚电连接，以对电源信号进行滤波，滤波电容3位于印制电路板1的设置有器件本体21的一面上，且至少部分滤波电容3位于空白区221的范围内。

其中，终端设备可以为电视机等常用的电子设备，其内部设置有印制电路板1(Printed Circuit Board，简称PCB)，印制电路板1采用单面布件的方式，即所有电子元器件均布置在印制电路板1的同一面上。印制电路板1上设置有芯片等电子元器件2，其中，电子元器件2主要用于执行信号处理以及运算功能，是电路板上的主要功能元件。电子元器件2包括有器件本体21，在器件本体21内部设置了集成电路，可用于进行信号的处理以及各类运算功能，器件本体21上还固定有引脚阵列22，引脚阵列22位于器件本体21的面向印制电路板1的一侧，且通常包括有多个引脚，其中引脚的数量和排列方式和电子元器件2本身的类型和功能有关。引脚可与印制电路板1上预设位置的触点或焊盘连接，以实现与印制电路板1上其它芯片及电子元器件之间的电连接。其中，引脚均有一定的高度，从而使电子元器件2与印制电路板1之间保持有一定的间隔。

根据具体类型的不同，不同的电子元器件具有不同布局的引脚阵列，且在器件本体21的布置有引脚阵列22的一面上，会在不同位置留有一块空白区域，在该空白区域的内部并未设置有引脚。因而，在该未设置引脚的空白区221形成了一个可用于容纳其它物体或器件的空间，该空间的高度为由电子元器件2的器件本体21底面至印制电路板1上表面。

为了对电子元器件2的供电端进行滤波整流，或者提高电子元器件2的信号输入输出性能，终端设备中还包括有滤波电容3。滤波电容3的引脚和电子元器件2的电源引脚之间电连接，因而印制电路板1上的供电电流，会首先经过滤波电容3的滤波整流或者其它作用，再送至电子元器件2的电源引脚上。因而电子元器件2的电源输入波形和电气性能会有较大的改善。

为了使部分滤波电容3位于电子元器件2的器件本体21和印制电路板1之间，在电子元器件2的设置有引脚阵列22的面上留有一块未设置引脚的空白区221，且该空白区221具有一定的高度，以使滤波电容3至少可以有一部分位于该空白区221中。

因为电子元器件2的引脚阵列一般位于器件本体21的一侧，且通常与器件本体21的边缘之间保留有一定的间距，所以设置在电子元器件2外侧的其它器件和引脚阵列22进行连接时，其引线距离都包括有引脚阵列22到器件本体21边缘之间的长度，因而整体会较长，一般在1-2mm左右。而将滤波电容3设置在电子元器件2的底部时，滤波电容3与电子元器件2的电源引脚之间不会有其它空间因素的阻碍，这样滤波电容3和电子元器件2的引脚阵列22之间的距离会大大缩短，使滤波电容3可以通过较短的引线或者导线与引脚阵列22中的电源引脚进行连接。

其中，滤波电容3与电子元器件2的电源引脚之间的距离应小于器件本体21的边缘和电源引脚之间的最小距离。一般的，引脚阵列22一般都处于器件本体21的一侧，且引脚阵列22与器件本体21在该侧的边缘均具有一定距离，而引脚阵列22中的电源引脚与器件本体21在该侧各个边缘之间距离的最小值，即为器件本体21的边缘和电源引脚之间的最小距离，一般由于电源引脚和器件本体21并不在同一高度上，所以两者之间的距离应为电源引脚和器件本体21在印制电路板1上的投影之间的距离，而当器件本体21的高度较低时，该距离也可近似理解为器件本体21边缘和电源引脚之间的直线距离。一般的，由于电子元器件2的引脚阵列22与器件本体在设置有引脚阵列一侧的边缘之间的距离最小值大约为0.2mm，所以，滤波电容3与电子元器件2电源引脚之间的距离通常也应小于或等于0.2mm。而常规的电路板结构中，当滤波电容与电子元器件临近并排设置时，即使电子元器件的电源引脚设置在最外围，电源引脚和滤波电容之间的距离也通常保持在1mm左右。因而该设置方式可以大大减小滤波电容3和电源引脚之间的距离。

需要说明的是，电子元器件2的引脚阵列22中的空白区221，既可以是利用已有的电子元器件的相邻引脚之间距离较大，或者引脚疏密程度不同的区域，也可以是重新设计具有专门放置滤波电容3的空白区221的新的第一电子元器件。

因为滤波电容3和电源引脚之间的距离较短，所以用以连接两者的引线或者导线的长度也较短，引线或者导线的电阻、电容或电感也会相应减小，有助于滤除干扰，使电路中的噪声得以降低，此外，对于数字芯片等电子元器件2而言，在0和1电平跳变时，所需的瞬间驱动电流较大，滤波电容靠电子元器件2的供电管脚越近，就能越快做出反应，提供瞬态变化的电流，维护系统稳定。一般的，滤波电容3通过设置在印制电路板1上的导线与引脚阵列22中的电源引脚连接，导线可以通过印制方式设置在印制电路板1的表面上。

通常的，用于为电子元器件2的供电端进行滤波整流的滤波电容3可以为常规的电容结构，其具有充放电的作用，当外界电压变高或变低时，电容本身会进行反向的充放电过程，以维持外界电压的稳定，从而滤除电压波动，完成滤波整流功能。

可选的，滤波电容3的数量既可以为一个，也可以为两个或者两个以上。当滤波电容3的数量为一个以上时，通常对电源电流的滤波作用较好，能够实现较佳的滤波整流效果。此时，电子元器件2的引脚阵列22中的空白区221也可以为多个，以保证滤波电容3能够正确安置在空白区221内。

进一步的，为了保证滤波电容3可以正常放置在电子元器件2引脚阵列22中的空白区221内，滤波电容3的在垂直于印制电路板1所在平面方向上的高度应小于器件本体21与印制电路板1之间的间隙，也就是引脚阵列22在该方向上的高度。因为通常滤波电容3以平贴的方式设置在印制电路板1的表面，所以滤波电容3的自身高度和连接于印制电路板1上时所占用的空间高度接近或相等。此时，只需要使电子元器件2的器件本体21与印制电路板1之间的间隙的大于或等于滤波电容3的高度，即可保证滤波电容3正常安置于电子元器件2的器件本体21底部，而两者不会在高度方向上出现干涉现象。

可选的，电子元器件2的引脚阵列22可具有多种类型和封装形式。其中，图8是本发明实施例一提供的电子元器件的具体结构示意图。如图8所示，与器件本体21相连的引脚阵列22中，引脚具体可以为焊球状，从而可以在较小的空间内实现较高的引脚密度，达到较高的性能和空间利用效率。其中，滤波电容3的在垂直于印制电路板1所在平面方向上的高度小于引脚阵列22中焊球状引脚的高度，具体的，电子元器件2的焊球状引脚一般大小在0.35mm至0.45mm之间。而对应的，滤波电容3的在垂直于印制电路板1所在平面方向上的高度一般应小于0.3mm。这样滤波电容3的高度小于焊球高度，可以正常安装于电子元器件2的器件本体21与印制电路板1之间。

通过设置于印制电路板1上的电子元器件2的引脚阵列22中开设空白区221，可以让滤波电容3中的至少一部分安置在电子元器件2的器件本体21和印制电路板1之间，且该部分安设在该空白区221内，这样滤波电容3可与电子元器件2的电源引脚之间保持较短的距离，从而有助于滤除干扰，使电路中的噪声得以降低，改善终端设备的整体电气性能。

本实施例中，终端设备包括采用单面布件的印制电路板、电子元器件和滤波电容；电子元器件包括器件本体和固定在器件本体上的引脚阵列，引脚阵列位于器件本体的面向印制电路板一侧，引脚阵列中的引脚均与印制电路板之间电连接，器件本体的设置有引脚阵列的一面上，具有未设置引脚的空白区，滤波电容的引脚与引脚阵列中的电源引脚连接，以对电源信号进行滤波，滤波电容位于印制电路板的设置有器件本体的一面上，且至少部分滤波电容位于空白区的范围内。这样滤波电容可与电子元器件的电源引脚之间保持较短的距离，从而有助于滤除干扰，使电路中的噪声得以降低，改善终端设备的整体电气性能。

以下分别给出几种不同的实施方式，以对终端设备的可能的具体结构和组成方式进行详细说明。

作为一种可选的实施方式，滤波电容3可全部位于电子元器件2的范围内。图9是本发明实施例一提供的终端设备中滤波电容与电子元器件的第一种相对位置示意图。具体的，如图9所示，在前述终端设备的基础上，滤波电容3设置在印制电路板1与器件本体21之间，且滤波电容3全部位于空白区221的范围内。这样滤波电容3全部被夹设在电子元器件2和印制电路板1之间，而电子元器件2的引脚阵列22通常围设在滤波电容3的周围。

因为滤波电容3全部位于电子元器件2的空白区221范围内，所以电子元器件2和滤波电容3实质上是上下叠放布置在印制电路板1上，这样在电子元器件2的空白区221面积足够大时，可以在减少滤波电容3与电子元器件2的电源引脚之间距离的同时，省去印制电路板1上滤波电容3的安置面积，从而节省了印制电路板1的布线空间。

因为滤波电容3完全位于空白区221的范围内，所以空白区221的形状应尽量与滤波电容3的外形相匹配。这样既可以使引脚阵列22具有尽可能大的排布面积，也可以为滤波电容3留下足够的容纳空间。所以，在设计电子元器件2时，其引脚阵列22的排布应尽量考虑到滤波电容3的外形和位置，以同时满足滤波电容3的空间需要和自身引脚阵列22的排布要求。

其中，由于电容等滤波电容以长方体形状居多，所以电子元器件2的引脚阵列22中的空白区221，在平行于印制电路板1所在平面方向上的形状为矩形。这样滤波电容3可以恰好被容纳在空白区221中，不会浪费空白区221的面积。

上述使滤波电容3完全处于电子元器件2引脚阵列22的空白区221中，可以使电子元器件2叠放在滤波电容3上方，从而省去了滤波电容3的安装面积，从而在减少滤波电容3与电子元器件2的电源引脚之间的距离的同时，节省印制电路板1的布线空间。

此外，作为另一种可选的实施方式，滤波电容也可以部分的位于电子元器件2上引脚阵列22中的空白区221中。图10是本发明实施例一提供的终端设备中滤波电容和电子元器件的第二种相对位置示意图。如图10所示，终端设备的其它结构和组成均和前述类似，不同之处在于，电子元器件2的引脚阵列22上的空白区221为位于该引脚阵列22边缘上的缺口，且滤波电容3部分位于该空白区221内。因为空白区221设置在引脚阵列22的边缘，所以滤波电容3通常只有一部分位于电子元器件2引脚阵列22的空白区221中，而其余部分仍处于电子元器件2的范围之外。

此时，滤波电容3的位于空白区221内的部分与电子元器件2的电源引脚距离较近，因而用以连接两者的引线或者导线的长度也较短，引线或者导线的电阻、电容或电感相应减小，其产生的电路噪声也较小，同样能够使电子元器件2及终端设备的电气性能得到改善。而滤波电容3的其余部分位于电子元器件2的引脚阵列22之外，因而从垂直于印制电路板1所在平面的方向上看，电子元器件2和滤波电容3之间只有部分重叠在一起。滤波电容3的与电子元器件2重叠的部分与电子元器件2的电源引脚相连。

上述实施方式，可适用于现有的电子元器件2上引脚阵列22只能构成位于边缘的空白区221的情形，也可适用于滤波电容3的体积较大，无法全部设置在电子元器件2的底部的情形。无论上述哪种情形，滤波电容3与电子元器件2的电源引脚之间均可保证较近的距离，从而改善电子元器件2及终端设备的电气性能。

上述滤波电容3部分位于电子元器件2引脚阵列22中的空白区221内的设置方式，能够在电子元器件2的引脚阵列22排列较密、空白区221面积较小或者滤波电容3过大而无法完全叠放在电子元器件2之下时，实现滤波电容3与电子元器件2的电源引脚之间较短距离的连接，降低电路噪声，改善终端设备的电气性能。

下面对各种设置方式下，滤波电容的滤波情况进行说明。一般通过检测终端设备中芯片及其它元器件的各个电源阻抗，作为反映电源信号噪声大小的电路噪声指标，当电源阻抗较大时，会导致电路中噪声过大，而严重影响装置和电路的电气性能。因此，电源阻抗作为重要的电路噪声指标，其数值应较小，才能满足电路的噪声和其它电气性能要求。前述图1、图2和图4、图5中已分别显示出了采用双面布件方式时的电路噪声和采用单面布件方式时的电路噪声。其中，上述各图中的横轴为元器件或芯片的信号频率，而纵轴为相应的各个电源阻抗。表1是图4和图5中的仿真结果数值表。在传统的双面布件方式中，如图4、图5和表1所示，对终端设备中的芯片的几个常用电源1V5_DDR、Core_1V1、VDD_CPU_1V1和VDD_GPU_1V1的阻抗进行检测，可知当频率为30Mhz时，1V5_DDR的阻抗仅为50mOhm，其余的Core_1V1、VDD_CPU_1V1和VDD_GPU_1V1的阻抗分别为70mOhm、95mOhm和100mOhm；而频率为100Mhz时，1V5_DDR的阻抗为170mOhm，且其余各电源的阻抗分别为220mOhm、305mOhm和323mOhm，上述各个电源阻抗均较低，且能够满足芯片的电路噪声指标。

表1

而为了避免现有技术中采用双面布件时因二次回流而产生的元器件高温损伤，以及工艺流程过于复杂等问题，表2是图1和图2中的仿真结果数值表。当采用常规单面布件的方式时，如图1、图2和表2所示，通过对终端设备中的各个电源1V5_DDR、Core_1V1、VDD_CPU_1V1和VDD_GPU_1V1的阻抗进行检测，可知各个电源阻抗均较高，当频率30Mhz时，1V5_DDR的阻抗可达90mOhm以上，而Core_1V1、VDD_CPU 1V1和VDD_GPU_1V1的阻抗分别为320mOhm、419mOhm和228mOhm；而当频率为100Mhz时，1V5_DDR的阻抗达到310mOhm以上，Core_1V1、VDD_CPU_1V1和VDD_GPU_1V1的阻抗分别为1070mOhm、3089mOhm和753mOhm。因而上述各个电源的阻抗均高于双面布件方式的电源阻抗，难以满足芯片的电路噪声指标要求，滤波效果较差，造成整个装置的电气性能下降，尚不能满足使用要求。

表2

为了改善单面布件方式中的电路噪声指标，而采用本发明中的电路板布局时，可以得到具体的仿真波形图。图11是本发明实施例一提供的终端设备在采用两个1μF电容作为滤波电容时的仿真波形示意图。表3是图11中的仿真结果数值表。如图10和表3所示，在采用本实施例中的滤波电容设置方式后，终端设备中的各电源的阻抗相比常规单面布件方式而言，其阻抗值大为减小。例如，当频率为30Mhz时，1V5_DDR的阻抗仅为39.09mOhm，而频率为100Mhz时，1V5_DDR的阻抗为124.64mOhm，这不仅远远小于采用常规单面布件方式时的电源阻抗(分别为90mOhm和310mOhm),也小于采用双面布件方式时的电源阻抗(分别为50mOhm和170mOhm)，而其余电源的阻抗也要小于常规单面布件方式以及双面布件方式时的电源阻抗。

由图1至图11中上述各仿真波形及数值结果可以得知，由于采用了本实施例中的滤波电容设置方式，不仅相比常规单面布件方式的电路噪声指标更好，也优于工艺复杂的双面布件方式。

由于本实施例的滤波电容设置方式中，滤波电容距离电源引脚之间的距离最近，因而使得滤波电容和电源引脚之间的引线也较短，从而减少了电源阻抗，降低了整个电路中的电路噪声，从而满足了整体的滤波和噪声指标，滤波电容距离电源引脚可以做到0.2mm。而在双面布件方式中，该距离至少为印制电路板的厚度，通常为1.0mm以上，以及需要多个导通孔并联，其减少了电容的滤波效果；以及常规单面布件方式中，该距离为1-2mm。

表3

图12是本发明实施例二提供的终端设备的结构示意图。本实施例的其它结构和设置均与前述实施例一类似，和前述实施例不同之处在于，为了避免滤波电容3的高度过高，而无法顺利设置在电子元器件2的底部，所以通过改变印制电路板1结构的方式，使电子元器件2和滤波电容3均能顺利叠放在一起。具体的，如图11所示，终端设备仍然包括印制电路板1、电子元器件2和滤波电容3，电子元器件2包括器件本体21和固定在器件本体21上的引脚阵列22，引脚阵列22位于器件本体21的面向印制电路板1的一侧，引脚阵列22中的引脚均与印制电路板1上的电路电连接，滤波电容3的引脚和引脚阵列22中的电源引脚连接，以对电源信号进行滤波，印制电路板1的朝向器件本体21的一面开设有凹槽11，滤波电容3设置在凹槽11内。

具体的，电子元器件2中，器件本体21的设置引脚阵列22的一面上，通常具有未设置引脚的空白区221，以容纳滤波电容3。当电子元器件2的引脚阵列22的高度较低时，滤波电容3因为自身外形尺寸的原因，通常难以被设置在电子元器件2的器件本体21之下。此时，可以在印制电路板1上开设可容纳滤波电容3的凹槽11。凹槽11的位置一般均与电子元器件2相对应，例如凹槽11可完全位于电子元器件2的下方，或者有一部分凹槽11位于电子元器件2下方。由于电子元器件2的引脚阵列22通常也位于电子元器件2的底部，即电子元器件2和印制电路板1之间。和将滤波电容与电子元器件并排设置的常规设置方式相比，设置在凹槽11内的滤波电容3与电子元器件2的引脚阵列22之间不会受到引脚阵列22和电子元器件2边缘的距离的影响，能够保持较短的间距。一般的，滤波电容与电源引脚之间的距离小于器件本体21的边缘与电源引脚之间的最小距离。这样，由于滤波电容3和电源引脚之间的距离很短，所以用于为电子元器件2进行滤波整流的滤波电容3，其与电子元器件2的电源引脚之间的导线也会较短，其电阻、电感等也会减小，有助于减小电路噪音和干扰。提高电子元器件2的电气性能。

其中，滤波电容3一般为贴片式电容。贴片式电容具有较小的高度，便于设置在电子元器件2的底部位置。

因为电子元器件2底部引脚阵列22的高度可能会小于电容或者其它滤波电容的高度，或者在引脚阵列22的空白区221的区域大小不够容纳整个滤波电容3，所以在印制电路板1的安置电子元器件2的一面上还开设有凹槽11。凹槽11的面积足以让整个滤波电容3容纳在其中。因为凹槽11具有一定的深度，所以抵消了嵌设在凹槽11内的滤波电容3的高度，让滤波电容3能够顺利设置在电子元器件2的底部。此时，滤波电容3和电子元器件2的引脚阵列22之间距离极小，滤波电容3和电子元器件2的电源引脚之间电路噪声和干扰均较小。

因为印制电路板1通常为多层印制电路板，所以为了在印制电路板1上开设凹槽11，通常印制电路板1包括有上下依次叠放多层基板，其中最顶面的为第一基板和第二基板，在第一基板上具有尺寸大于滤波电容3外形尺寸的镂空，印制电路板1上的凹槽11为第一基板的镂空部分与第二基板的上表面共同围成。一般的，根据电路板的常规工艺，印制电路板1上对应第一基板镂空部分的电路板可以为101层，而其它部分的电路板为102层。这样滤波电容即可嵌入第一基板的镂空部分，其高度得到了降低，能够避免因滤波电容3高度过高而干涉电子元器件2的安装。

此外，位于凹槽11之中的滤波电容3，可以完全埋设在凹槽11之内，也可以高于该凹槽11的深度。例如，凹槽11的深度可大于或等于滤波电容3在凹槽11深度方向上的高度。此时，滤波电容3的高度会完全的被凹槽11的深度所抵消，因而完全位于凹槽11之中，此时即使器件本体21的具有引脚阵列22的一面完全没有空白区221，滤波电容3也不会干涉到电子元器件2的安装设置。或者，凹槽11的深度也可以小于滤波电容3在凹槽11的深度方向上的高度。此时，滤波电容3的高度部分地被凹槽11所抵消，而滤波电容3的顶部仍然会伸出凹槽11。这样，当电子元器件2的引脚阵列22高度不够时，滤波电容3的高度能够得以减小，保证电子元器件2和滤波电容3的正确安放。

因为凹槽11的位置与电子元器件2相对应，为了在设置滤波电容3时，尽量不对电子元器件2的引脚阵列22造成影响，凹槽11的形状与滤波电容3的形状相匹配，且一般凹槽11比滤波电容3的外形稍大。这样既便于设置滤波电容3，也能避免凹槽11面积过大，而难以在电路板上布置电子元器件2的引脚阵列22。

图13是本发明实施例二提供的印制电路板的具体结构示意图。图14是本发明实施例二提供的印制电路板的截面结构示意图。如图13和图14所示，因为滤波电容3被放置在印制电路板1上的凹槽11内，为了实现滤波电容3与其它电路之间的连接，在印制电路板1上包括有焊盘12，焊盘12设置在凹槽11的边缘外侧。这样，滤波电容3可以通过焊锡、导线或者其它导电结构和焊盘12连接，且焊盘12再与其它电路或器件进行连接。一般的，因为滤波电容3通常为电容，所以位于凹槽11边缘外侧的焊盘12通常为两个，且分设在滤波电容3两端，以将滤波电容等器件连接在电路之中。

相应的，凹槽11的在对应滤波电容3的连接端位置处镀有金属层11a。这样在利用焊锡进行焊接连接时，锡膏会融化，并填充在滤波电容3的引脚与凹槽11的金属层11a之间，以及金属层11a与凹槽11边缘外侧的焊盘12之间，这样滤波电容3会与凹槽11外侧的焊盘12具有良好的接触。一般的，金属层11a可以为导电性较好的铜层或者其他金属层。此外，也可以用石墨等其它导电性良好的材料涂覆在凹槽11的对应滤波电容3的引脚位置处，以实现滤波电容3的电连接。

具有上述结构的印制电路板1、电子元器件2和滤波电容3之间进行连接与装配时，可以首先将电容等滤波电容3设置在凹槽11之中，再在印制电路板1的表面上覆盖一层钢网，钢网在对应凹槽11边缘外侧焊盘12的位置具有镂空；随后可以在钢网上刷焊锡，在取下钢网后，在对应凹槽11边缘外侧的焊盘12位置处会留下焊锡，而其它部位因钢网的遮盖而保持干净状态；然后，在滤波电容3上方再设置电子元器件2，并在印制电路板1上放置其它元件或芯片；最后完成过炉焊接，从而将上述各部分连接固定在一起。

利用在印制电路板1上开设凹槽11的方式，能够将为电子元器件2进行滤波整流的滤波电容3安置在凹槽11中，从而降低滤波电容3的有效高度，使滤波电容3能够顺利设置在电子元器件2的底部位置，且电子元器件2的引脚阵列22不会受到滤波电容3的干涉，这样滤波电容3的引脚可与电子元器件2的电源引脚之间保持较短的距离，因而能够降低连接在电子元器件2电源引脚与滤波电容3之间导线或引线的电阻、电容或电感的干扰，使电路中的噪声得以降低，改善终端设备的整体电气性能。

本实施例中，终端设备包括印制电路板、电子元器件和滤波电容，电子元器件包括器件本体和固定在器件本体上的引脚阵列，引脚阵列位于器件本体的面向印制电路板的一侧，引脚阵列中的引脚均与印制电路板的电路电连接，滤波电容的引脚和引脚阵列中的电源引脚连接，以对电源信号进行滤波，电路板的朝向器件本体的一面开设有凹槽，滤波电容设置在凹槽内。这样滤波电容可以设置在电子元器件的底部，且与电子元器件上引脚阵列的距离较短，能够有效滤除干扰，降低电路噪声，改善终端设备的电气性能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。