一种高速放大电路的制作方法

本发明涉及放大电路，尤其涉及一种高速放大电路。

背景技术：

跨导：指一个电路单元的输出电流与该单元的输入电压的比值，这个电路单元通常指放大器。

现有技术中，大多放大电路采用共源架构，放大电路的电压增益等于跨导乘以负载电阻即，输出3dB带宽增益BW=1/RC，R是负载电阻，C是输出负载。为了增大增益，由于增加电阻会降低带宽，在不增加电阻的情况下，通常设计成在放大电路中的输出级具有增加的电流以提高输出级的跨导g_m，然而，这会导致功耗增加。

技术实现要素：

为了解决上述技术问题，本发明的目的是提供一种无需增加电流的高速放大电路。

本发明所采用的技术方案是：一种高速放大电路，包括第一晶体管、第二晶体管、电感、至少一个电阻和输出负载，所述第一晶体管的栅极通过电感与第二晶体管的栅极连接，所述电感的一端与待放大信号的输入端连接，所述电阻的一端与待放大信号的输入端连接，所述电阻的另一端作为放大信号的输出端，所述电阻的另一端还分别与输出负载的一端、第一晶体管的漏极和第二晶体管的漏极连接，所述输出负载的另一端接电源地，所述第一晶体管的源极接电源电压，所述第二晶体管的源极接电源地。

作为上述技术方案的进一步改进，所述输出负载是电容。

作为上述技术方案的进一步改进，所述第一晶体管是PMOS晶体管。

作为上述技术方案的进一步改进，所述第二晶体管是NMOS晶体管。

本发明的有益效果是：

一种高速放大电路，采用电感去谐振掉部分电容，在无需增加输出电流的情况下，实现更高的带宽增加，增益更大，功耗低。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是现有技术一中一种放大电路的电路结构图；

图2是现有技术二中一种放大电路的电路结构图；

图3是现有技术三中一种放大电路的电路结构图；

图4是本发明一种高速放大电路的具体实施例一的电路结构图；

图5是本发明一种高速放大电路的具体实施例二的电路结构图；

图6是现有技术二、现有技术三和本发明具体实施例一的频率响应曲线图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

现有技术一：

图1是现有技术一中一种放大电路的电路结构图，如图1所示，一种放大电路，包括电阻R1、NMOS晶体管M1和输出电容C1，所述电阻R的一端与电源电压连接、电阻R的另一端与所述NMOS晶体管M1的漏极连接，所述NMOS晶体管M1的栅极与整体放大电路的输入端连接，接收待放大的输入信号，所述NMOS晶体管M1的源极接电源地，电阻R1与NMOS晶体管M1的漏极的连接节点作为放大信号的输出端，输出放大信号，电阻R1与NMOS晶体管M1的漏极的连接节点与输出电容C1的一端连接，输出电容C1的另一端接地。实施例一的放大电路，输出增益是，其中g_mn是NMOS晶体管M1的跨导、R是电阻R1的电阻值，输出3dB带宽为，其中C是输出电容C1的电容值。为了增大增益，由于增加电阻会降低带宽，在不增加电阻的情况下，只能增大NMOS晶体管M1的跨导g_m（跨导是输出电流与输入电压的比值），而要增大g_m，则需要增加NMOS晶体管M1的输出电流。

现有技术二：

图2是现有技术二中一种放大电路的电路结构图，如图2所示，一种放大电路，包括NMOS晶体管M1、PMOS晶体管M2、电阻R1和输出电容C1，所述NMOS晶体管M1的栅极与PMOS晶体管M2的栅极连接，NMOS晶体管M1的栅极与PMOS晶体管M2的栅极的连接节点与电阻R1的一端连接，作为待放大信号的输入端，NMOS晶体管M1的漏极与PMOS晶体管M2的漏极连接，NMOS晶体管M1的漏极与PMOS晶体管M2的漏极与电阻R1的另一端连接，NMOS晶体管M1的漏极、PMOS晶体管M2的漏极与R1的另一端连接的连接节点作为放大信号的输出端，R1的另一端与输出电容C1的一端连接，输出电容C1的另一端接地。与现有技术一相比，现有技术二实施例的提供的有效跨导从g_mn变成g_mn+g_mp，因为PMOS晶体管M2和NMOS晶体管M1的栅极和漏极都分别连接，跨导电流叠加，所以有效跨导变成g_mn+g_mp，其中g_mp是PMOS晶体管M2的跨导，通常的设计选择下，g_mp约为g_mn的1/2，所以，有效跨导增加1.5倍。

现有技术三：

图3是现有技术三中一种放大电路的电路结构图，如图3所示，结合图2，现有技术三是在现有技术二的基础上在待放大信号的输入端增加一个电感L1，在输入端增加电感L1谐振掉放大电路中部分电容，实现带宽增加，电压增益的具体公式是：

（1）

其中，R_f是电阻R1电阻值，L_g是L1的电感值，C_gsp、C_gsn分别是PMOS晶体管M2和NMOS晶体管M1的输入电容，C_dsp、C_dsn分别是PMOS晶体管M2和NMOS晶体管M1的输出电容，r_op、r_on分别是PMOS晶体管M2和NMOS晶体管M1的输出阻抗，g_mp、g_mn分别是PMOS晶体管M2和NMOS晶体管M1的跨导。

本发明具体实施例一：

图4是本发明一种高速放大电路的具体实施例一的电路结构图，如图4所示，结合图3，本发明实施例是在现有技术三的基础上做进一步改进，改变图3电路中电感L1的位置，将电感L1接在待放大信号输入端和NMOS晶体管M1的栅极之间。本实施例一种高速放大电路的电压增益的具体公式是：

（2）

其中，R_f是电阻R1电阻值，L_g是L1的电感值，C_gsp、C_gsn分别是PMOS晶体管M2和NMOS晶体管M1的输入电容，C_dsp、C_dsn分别是PMOS晶体管M2和NMOS晶体管M1的输出电容，r_op、r_on分别是PMOS晶体管M2和NMOS晶体管M1的输出阻抗，g_mp、g_mn分别是PMOS晶体管M2和NMOS晶体管M1的跨导。与现有技术三相比，本发明的放大电路增益明显增大。

本发明具体实施例二：

图5是本发明一种高速放大电路的具体实施例二的电路结构图，如图5所示，结合图4，实施例二的高速放大电路与实施例一的高速放大电路的区别在于，改变图4电路中电感L1的位置，将电感L1接在待放大信号输入端和PMOS晶体管M2的栅极之间。同样具有增大增益的有益效果。

图6是现有技术二、现有技术三和本发明具体实施例一的频率响应曲线图，如图6所示，图中1表示现有技术二的频率响应曲线、图中2表示现有技术三的频率响应曲线、图中3表示本发明具体实施例一的频率响应曲线。由图中可以看出，在待放大信号输入端增加电感，带宽明显增加，而本发明与现有技术三相比，本发明的高速放大电路的频率谐振点由原来转移到，即谐振点在更高的频率，更大增加带宽，有助于整体的频率响应曲线的提升。

一种高速放大电路，采用电感去谐振掉部分电容，在无需增加输出电流的情况下，实现更高的带宽增加，增益更大，功耗低。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。