一种基带信号增益平衡的数字化校准方法与流程

技术特征：

1.一种基带信号增益平衡的数字化校准方法，其特征在于，通过本地总线将上位机中存储的任意波数据下载到DDR3内存条中，FPGA控制内存条提取任意波数据，经过成型滤波以及内插处理，送入DA进行数模转换，依靠FPGA内部综合的数字乘法器，提前对基带IQ信号的增益平衡进行校准，将调理通路中增益平衡的调节数字化。

2.如权利要求1所述的一种基带信号增益平衡的数字化校准方法，其特征在于，所述FPGA内部综合的数字乘法器中，输入端口B接收的是内部16位的基带数据，输入端口A接收的是调节增益平衡16位数据因子；16位的基带数据I/Q到达乘法器的输入端口B，在时钟CLK的作用下，与调节增益平衡的因子a相乘，得到32位的数据，输出端口P取其输出数据前16位就是经过增益平衡因子作用后的基带数据。

3.如权利要求2所述的一种基带信号增益平衡的数字化校准方法，其特征在于，提高所述FPGA内部综合的数字乘法器的位数，以提高分辨率。

4.如权利要求2所述的一种基带信号增益平衡的数字化校准方法，其特征在于，FPGA内部综合的数字乘法器提前对基带IQ信号的增益平衡进行校准的过程具体如下：

第一步：将FPGA内部调节增益平衡的I路和Q路的乘法器全部置1，即基带信号可以满量程输出；

第二步：令I＝0，Q＝1，上位机读取整机矢量调制输出的开环功率为A；

第三步：令I＝1，Q＝0，上位机读取整机矢量调制输出的开环功率为B；

第四步：假设B＞A，即Q路的基带信号幅度大于I路的基带信号幅度，上位机需要控制FPGA内部的乘法器，降低Q路的增益，根据公式

$20\log \frac{Q}{I}=10\log \frac{B}{A}$

可以得到

$I=Q\×\frac{A^2}{B^2}$

此时，得到控制Q路增益的增益因子，即

第五步：第四步中已经得到了校准Q路基带信号的校准因子，通过上位机使FPGA内部控制增益的乘法器变为调整降低Q路基带信号的增益使IQ信号增益相等，如果仍有误差，再返回第二步继续执行，一直到保证矢量调制输出的功率相等。