1.一种15线转4线编码电路，其特征在于，所述15线转4线编码电路至少包括：34个缓冲器，用于将16进制计数码转换为4位计数编码输出；
15个输入信号的值从第一计数码至第十五计数码依次升高，4个输出信号的码位从第一位编码至第四位编码依次升高；
第一计数码连接第一缓冲器的输入端，第三计数码连接第五缓冲器的输入端，第五计数码连接第九缓冲器的输入端，第七计数码连接第十三缓冲器的输入端，第九计数码连接第十八缓冲器的输入端，第十一计数码连接第二十二缓冲器的输入端，第十三计数码连接第二十七缓冲器的输入端，第十五计数码连接第三十二缓冲器的输入端，所述第一、第五、第九、第十三、第十八、第二十二、第二十七、第三十二缓冲器的输出端连接第二缓冲器的输入端，所述第二缓冲器的输出端作为第一位编码；
第二计数码连接第三缓冲器的输入端，第三计数码连接第六缓冲器的输入端，第六计数码连接第十一缓冲器的输入端，第七计数码连接第十四缓冲器的输入端，第十计数码连接第二十缓冲器的输入端，第十一计数码连接第二十三缓冲器的输入端，第十四计数码连接第三十缓冲器的输入端，第十五计数码连接第三十三缓冲器的输入端，所述第三、第六、第十一、第十四、第二十、第二十三、第三十、第三十三缓冲器的输出端连接第四缓冲器的输入端，所述第四缓冲器的输出端作为第二位编码；
第四计数码连接第七缓冲器的输入端，第五计数码连接第十缓冲器的输入端，第六计数码连接第十二缓冲器的输入端，第七计数码连接第十五缓冲器的输入端，所述第七、第十、第十二、第十五缓冲器的输出端连接第八缓冲器的输入端；所述第十二计数码连接第二十五缓冲器的输入端，第十三计数码连接第二十八缓冲器的输入端，第十四计数码连接第三十一缓冲器的输入端，第十五计数码连接第三十四缓冲器的输入端，所述第二十五、第二十八、第三十一、第三十四缓冲器的输出端连接第二十六缓冲器的输入端；所述第八缓冲器及所述第二十六缓冲器的输出端作为第三位编码；
第八计数码连接第十六缓冲器的输入端，第九计数码连接第十九缓冲器的输入端，第十计数码连接第二十一缓冲器的输入端，第十一计数码连接第二十四缓冲器的输入端，所述第十六、第十九、第二十一、第二十四缓冲器的输出端连接十七缓冲器的输入端；所述第二十五、第二十八、第三十一、第三十四缓冲器的输出端连接第二十九缓冲器的输入端所述第十七缓冲器及所述第二十九缓冲器的输出端作为第四位编码；
所述第一～第三十四缓冲器接收同一控制信号，当所述控制信号起效时，若输入为低电平则不影响输出信号，若输入为高电平则产生静态电流。
2.根据权利要求1所述的15线转4线编码电路，其特征在于：所述第一～第三十四缓冲器包括：第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管；所述第一PMOS管与所述第一NMOS管的漏端相连、栅端相连，所述第一PMOS管的源端连接电源电压，所述第一NMOS管的源端接地；所述第二PMOS管与所述第二NMOS管的漏端相连；所述第二PMOS管的栅端连接所述第一PMOS管与所述第一NMOS管的漏端、源端连接电源电压；所述第二NMOS管的栅端连接所述控制信号、源端接地。
3.根据权利要求1所述的15线转4线编码电路，其特征在于：所述第一～第四位编码的输出端还分别连接一缓冲电路。
4.根据权利要求3所述的15线转4线编码电路，其特征在于：所述缓冲电路包括：第三PMOS管、第三NMOS管、第四PMOS管、第四NMOS管；所述第三PMOS管与所述第三NMOS管的漏端相连、栅端相连，所述第三PMOS管的源端连接电源电压，所述第三NMOS管的源端接地；所述第四PMOS管与所述第四NMOS管的漏端相连、栅端连接所述第三PMOS管与所述第三NMOS管的漏端，所述第四PMOS管的源端连接电源电压，所述第四NMOS管的源端接地。