一种可重构RC自动校准复数带通滤波器的制作方法

本实用新型涉及集成电路技术领域，具体地讲，是涉及一种可重构RC自动校准复数带通滤波器。

背景技术：

当今无线通讯系统接收机芯片中，为了实现高度的集成化，通常采用零中频接收机(Zero IF)和低中频接收机(Low IF)。零中频接收机较好的解决了镜像信号的干扰问题，但是会受到直流偏移及1/f噪声的影响；低中频接收机下变频后的中频信号没有直流分量，因此可避免直流偏移及1/f噪声的问题，但是会受到镜像信号(Image Signal)的干扰，因此对镜像信号的抑制和滤波是低中频接收机需要处理的重要问题。

低中频接收机芯片架构在无线通讯领域已经获得广泛的应用，为了对镜像信号进行滤波，现阶段最普遍的做法是如图1所示接收机采用正交下变频结构，使中频有用信号和镜像信号分别位于正负频率的对称位置，再通过复数滤波器来处理该中频正交信号(IQ Signal)，利用复数滤波器对正负频率分量不同的幅频响应特性滤除镜像干扰信号。此外接收机为了使模数转换(ADC)前的信号幅度稳定，会采用自动增益控制(AGC)，通常是根据信号幅度大小动态的控制中频可变增益放大电路(VGA)的增益，因此为了减小芯片的面积，要求复数滤波器同时具有增益控制功能。

发射机芯片的设计上，目前应用最广泛的就是如图1所示的直接上变频结构，数字基带信号首先由数模转换电路(DAC)转换为模拟信号，再经过低通滤波器(LPF)进行滤波和整形，然后由正交上变频器调制到射频频率，最后由功率放大器发射出去。由图1的收发机芯片系统结构图可知，系统中存在两个中频滤波器，一个接收复数滤波器，一个发射低通滤波器，由于这两个滤波器的工作频率都很低，因此电路会占用较多的芯片面积。在很多无线收发应用中，收发机的工作模式为半双工模式，典型的例子是对讲机系统，该模式的收发机芯片在同一时刻只能接收信号或者只能发射信号，因此在设计时可以通过将接收和发射滤波器重构共用以达到减小芯片面积和成本的目的。

实际半导体芯片制造工艺中，集成的电阻，电容以及有源器件MOS管等都会产生工艺偏差，最多偏差可达到20％，同时器件也会受到温度，电压等环境因数的影响而产生偏差，这些偏差最终将导致复数滤波器的带宽和中心频率发生改变，特别是对于窄带无线通信系统来说可能导致有用信号完全处于滤波器的通频带以外，使信号发生严重衰减，甚至被完全滤除，严重影响接收机的信噪比和数据通信误码率。因此芯片上集成的复数滤波器必须具有自动校准功能，通过校准系统自动校准RC时间常数，使滤波器的中心频率和带宽始终保持恒定。

技术实现要素：

为克服现有技术中的上述问题，本实用新型提供一种可重构RC自动校准复数带通滤波器，其既能够有效滤除接收机中的镜像信号，又能够通过开关控制重构为发射机使用的低通滤波器，实现滤波器的收发共用，有效减小芯片面积。

为了实现上述目的，本实用新型采用的技术方案如下：

一种可重构RC自动校准复数带通滤波器，包括接收并输出两路正交信号的可重构复数带通滤波电路，根据时钟频率CLK产生RC时间常数的相对大小DIR信号和停止校准STOP信号的RC校准模拟电路，以及接收该相对大小DIR信号和停止校准STOP信号并向可重构复数带通滤波电路和RC校准模拟电路均输出S[N:0]信号的数字双向计数器模块，其中，所述可重构复数带通滤波电路由N级双二阶复数滤波单元级联而成，每级双二阶复数滤波单元均接收一个完整的S[N:0]信号。

进一步地，所述双二阶复数滤波单元包括构造完全相同的上二阶有源RC低通滤波器和下二阶有源RC低通滤波器，以及连接于上二阶有源RC低通滤波器和下二阶有源RC低通滤波器之间的用于中心频率搬移的串联的反馈电阻Rf和重构开关SW，其中，上二阶有源RC低通滤波器和下二阶有源RC低通滤波器分别各自接入和输出一路正交信号；所述串联的反馈电阻Rf和重构开关SW有四组，分别连接于上二阶有源RC低通滤波器的第一阶输入端和下二阶有源RC低通滤波器的第一阶输出端之间、下二阶有源RC低通滤波器的第一阶输入端和上二阶有源RC低通滤波器的第一阶输出端之间、上二阶有源RC低通滤波器的第二阶输入端和下二阶有源RC低通滤波器的第二阶输出端之间、下二阶有源RC低通滤波器的第二阶输入端和上二阶有源RC低通滤波器的第二阶输出端之间。

进一步地，所述上二阶有源RC低通滤波器由构成二阶的两个全差分运算放大器OPA、两个输入电阻R1、四个反馈电阻R、四个反馈电容阵列C和两个品质因数调节电阻R2组成，其中，两个输入电阻R1分别连接于第一阶全差分运算放大器OPA的正输入端和负输入端并分别接入该路正交信号对应的正负信号；四个反馈电阻R分别在第一阶OPA正输入端和第二阶OPA负输出端之间、第一阶OPA负输入端和第二阶OPA正输出端之间、第一阶OPA负输出端和第二阶OPA负输入端之间、第一阶OPA正输出端和第二阶OPA正输入端之间各连接一个；四个反馈电容阵列C分别在同一阶的正输入端和负输出端之间、同一阶的负输出端和正输入端之间各连接一个；两个品质因数调节电阻R2分别与第二阶OPA上连接的两个反馈电容阵列C并联。通过分别调整每级双二阶复数滤波单元的截止频率f_Bw和品质因数Q可以得到切比雪夫、巴特沃斯、高斯等不同特性的整体滤波器幅频响应曲线。当重构开关SW处于断开状态时，该双二阶复数滤波单元配置为两个二阶有源RC低通滤波器。其截止频率为1/2πRC，通过调整RC的取值可以得到系统所要求的低通滤波器带宽；滤波器的品质因数Q＝R2/R，其可以控制滤波器的过冲范围，通过调整电阻R2的取值可以优化滤波器的品质因数；滤波器的增益G＝R/R1，R1为开关控制的可变电阻，通过控制R1的阻值可以实现滤波器增益的控制，完成中频可变增益放大电路(VGA)的功能。当重构开关SW处于闭合状态时，该双二阶复数滤波单元配置为复数带通滤波器，用于接收机的带通滤波和镜像信号抑制滤波，此时一路正交I信号通道的一OPA正输出端通过反馈电阻Rf反馈到另一路正交Q信号通道的同阶OPA的负输入端，正交I信号通道的一OPA负输出端通过反馈电阻Rf反馈到正交Q信号通道的同阶OPA的正输入端，正交Q信号通道的OPA输出以相同方式反馈到正交I信号通道的OPA输入。反馈电阻Rf具有复数频率搬移作用，能够将二阶有源RC低通滤波器的中心频率从0频率搬移到f₀＝1/2πR_fC的频率处，此时复数带通滤波器的带宽变为2倍低通截止频率，即f_Bw＝1/πRC，因此通过调节RC的取值可以获得系统所需的带通滤波器带宽，通过调节Rf的阻值可以调节带通滤波器的中心频率。综上所述，本实用新型中的可重构复数带通滤波电路可独立的调节其带宽、中心频率、品质因数和增益，具有极高的灵活性，为了消除半导体制造工艺对电阻阻值的偏差影响，复数带通滤波器中所有的电阻R、R1、R2和Rf都采用相同电阻类型，同时每个电阻都由标准单位电阻R0通过串联和并联的方式得到所需阻值，因此所有电阻之间成严格的比例关系，只需校准其中一个电阻则可完成所有电阻的校准。

更进一步地，所述电容阵列由1个主电容支路和N+1个开关电容支路并联构成，其中，主电容支路配置为主电容C1，开关电容支路由支路电容C_1N和受S[N:0]信号控制的二进制开关S<N>串联构成；所述支路电容C_1N的容值为主电容容值的2^N倍，所述二进制开关S<N>与S[N:0]信号的相应位bit对应。

具体地于，所述RC校准模拟电路包括负输入端接入参考电压Vref的运算放大器OPA1，栅极与运算放大器OPA1输出端连接且漏接与运算放大器OPA1正输入端连接的晶体管M3，栅极与晶体管M3栅极连接的晶体管M4，源极均接入供电VDD且栅极相连并与晶体管M3源极连接的晶体管M1和M2，晶体管M1漏极与晶体管M3源极连接，晶体管M2漏极与晶体管M4源极连接，一端连接晶体管M3漏极且另一端接地GND的电阻R3，一端连接晶体管M4漏极且另一端接地的反馈电容阵列C，与反馈电容阵列C并联的可控开关SW1，负输入端连接晶体管M4漏极且正输入端接入参考电压Vref的比较器CMP，接入时钟频率CLK且输入端与比较器CMP输出端连接的第一D触发器DFF1，与第一D触发器DFF1输出端连接并输出DIR信号的反相器，接入时钟频率CLK且输入端与第一D触发器DFF1输出端连接的第二D触发器DFF2，分别连接第一D触发器DFF1和第二D触发器DFF2的输出端并输出STOP信号的异或门XOR，其中，第一D触发器DFF1和第二D触发器DFF2还作用于可控开关SW1。该反馈电容阵列C的结构与前述双二阶复数滤波单元中的反馈电容阵列的结构完全相同。所述晶体管M1、M3和电阻R3对运算放大器OPA1产生负反馈作用，使得OPA1的正输入端电压与参考电压Vref相等，因此流过电阻R3的参考电流I₁＝V_ref/R，通过镜像的晶体管M2、M4对流过M1和M3的参考电流进行镜像操作以后，等到反馈电容阵列C的充电电流I₂＝I₁＝V_ref/R，采用可控开关SW1控制该反馈电容阵列C进行周期性充放电，在正半周期开关闭合对反馈电容阵列C进行放电操作。由电容的充电理论可知在充电周期时，反馈电容阵列C上极板的电压会从0电位开始以固定的斜率不断上升，在充电周期结束前达到最高电压，此时电压为V_B＝I₂T_CLK/2C＝V_refT_CLK/2RC，再通过比较器CMP与参考电压Vref进行比较，反馈电容阵列C充电结束时刻的比较结果通过第一D触发器DFF1在时钟频率CLK信号的上升沿时刻进行锁存，DFF1的输出信号经过反相器后作为DIR信号输出给所述数字双向计数器模块进行计数操作，DIR为‘0’时进行减1计数，DIR为‘1’时进行加1计数，最终计数器的输出S[N:0]信号反馈回来控制反馈电容阵列C中的二进制开关。在RC校准完成时，反馈电容阵列C上极板的电压在充电结束时刻与参考电压Vref相等，即V_B＝V_refT_CLK/2RC＝V_ref，由该等式可得RC＝T_CLK/2，因此通过调节CLK的时钟周期T_CLK就能完成对RC时间常数的校准。当校准完成时，DIR信号在每个CLK周期都会发生‘0’和‘1’之间的翻转，因为在校准的临界状态，当DIR为‘1’时，S[N:0]加1会使RC时间常数太大，使下一周期的DIR变为‘0’，当DIR为‘0’时，S[N:0]减1会使RC时间常数太小，使下一周期的DIR变为‘1’，因此根据此规律将DFF1的输出信号经过DFF2延时一个时钟周期以后再将其输入和输出信号进行异或门XOR操作，得到RC校准完成后标志信号STOP信号，校准过程中STOP信号一直保持为‘0’，当STOP信号由‘0’变为‘1’时表示校准完成，此时数字双向计数器模块开始统计时钟周期数，当超过3个时钟周期STOP信号都保持为‘1’时，则停止计数，保持S[N:0]信号输出不变，校准完成。该RC校准模拟电路中电阻R3与复数带通滤波器中的电阻R完全相同，以此来校准半导体工艺偏差和温度等环境因数造成的RC时间常数偏差，因为复数带通滤波器中所有的电阻都成严格的比例关系，因此滤波器的通频带宽带和中心频率都将同步完成校准。

更具体地，所述数字双向计数器模块为一个N+1位的加减计数器，根据RC校准模拟电路的输出DIR信号和STOP信号进行相应的加1或减1计数。校准系统复位以后，STOP信号输出‘0’，校准过程中STOP信号一直保持为‘0’，此时数字双向计数器模块每个CLK周期根据DIR的值进行加减计数，DIR为‘0’时进行减1计数，DIR为‘1’时进行加1计数，最终计数器的输出S[N:0]信号反馈到RC校准模拟电路和复数带通滤波器电路中控制反馈电容阵列C的二进制开关。当STOP信号变为‘1’时，为了确保系统不受干扰信号的影响，保证校准的正确完成，数字双向计数器会统计STOP信号维持为‘1’的时钟周期数，当统计的时钟周期数大于3时，系统认为校准正确完成，此时数字双向计数器停止计数，维持最后的S[N:0]信号输出，复数带通滤波器的通频带宽带和中心频率校准到理想设定值。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型巧妙设计了可重构复数带通滤波电路，既能够有效滤除接收机中的镜像信号，又能通过开关控制重构为发射机使用的低通滤波器，实现滤波器的收发共用，有效减小芯片面积；同时电路还能够通过自动校准RC时间常数的方法消除工艺偏差和电压、温度等的变化对滤波器频率特性的影响，使滤波器中心频率和带宽保持恒定，其设计结构巧妙，整体构成较为简洁，成本较低，效果较好，具有广泛的应用前景，适合推广应用。

附图说明

图1为现有技术中低中频架构收发机芯片系统框图。

图2为本实用新型的电路原理图。

图3为本实用新型中可重构复数带通滤波电路的原理框图。

图4为本实用新型中双二阶复数滤波单元的电路原理图。

图5为本实用新型中反馈电容阵列C的电路原理图。

图6为本实用新型中RC校准模拟电路的电路原理图。

图7为本实用新型中复数带通滤波器的频率响应曲线图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。

实施例

一种数字对讲机系统射频收发机采用如图1所示的低中频系统架构，接收机采用正交下变频结构，100KHz中频信号通过复数带通滤波器滤除镜像干扰信号，同时具有增益调节功能，能够实现自动增益控制AGC；发射机采用直接上变频结构，通过重构复数带通滤波器为低通滤波器用于发射基带信号的滤波。

如图2至图7所示，本实用新型正是正对该可重构RC自动校准复数带通滤波器作出的改进，其具体包括接收并输出两路正交信号的可重构复数带通滤波电路，根据时钟频率CLK产生RC时间常数的相对大小DIR信号和停止校准STOP信号的RC校准模拟电路，以及接收该相对大小DIR信号和停止校准STOP信号并向可重构复数带通滤波电路和RC校准模拟电路均输出S[N:0]信号的数字双向计数器模块等三个部分，其中，所述可重构复数带通滤波电路由N级双二阶复数滤波单元级联而成，每级双二阶复数滤波单元均接收一个完整的S[N:0]信号。该三部分共同协调工作，实现滤波器功能，基准后的复数带通滤波器的幅频率响应曲线如图7所示，中心频率为100KHz，3dB带宽为12.5KHz，镜像信号抑制度为43dBc。本实施例中N取值5。

进一步地，所述双二阶复数滤波单元包括构造完全相同的上二阶有源RC低通滤波器和下二阶有源RC低通滤波器，以及连接于上二阶有源RC低通滤波器和下二阶有源RC低通滤波器之间的用于中心频率搬移的串联的反馈电阻Rf和重构开关SW，其中，上二阶有源RC低通滤波器和下二阶有源RC低通滤波器分别各自接入和输出一路正交信号，如上路为正交I信号，输入为IIP和IIN，输出为IOP和ION，下路为正交Q信号，输入为QIP和QIN，输出为QOP和QON；所述串联的反馈电阻Rf和重构开关SW有四组，分别连接于上二阶有源RC低通滤波器的第一阶输入端和下二阶有源RC低通滤波器的第一阶输出端之间、下二阶有源RC低通滤波器的第一阶输入端和上二阶有源RC低通滤波器的第一阶输出端之间、上二阶有源RC低通滤波器的第二阶输入端和下二阶有源RC低通滤波器的第二阶输出端之间、下二阶有源RC低通滤波器的第二阶输入端和上二阶有源RC低通滤波器的第二阶输出端之间。

进一步地，所述上二阶有源RC低通滤波器由构成二阶的两个全差分运算放大器OPA、两个输入电阻R1、四个反馈电阻R、四个反馈电容阵列C和两个品质因数调节电阻R2组成，其中，两个输入电阻R1分别连接于第一阶全差分运算放大器OPA的正输入端和负输入端并分别接入该路正交信号对应的正负信号；四个反馈电阻R分别在第一阶OPA正输入端和第二阶OPA负输出端之间、第一阶OPA负输入端和第二阶OPA正输出端之间、第一阶OPA负输出端和第二阶OPA负输入端之间、第一阶OPA正输出端和第二阶OPA正输入端之间各连接一个；四个反馈电容阵列C分别在同一阶的正输入端和负输出端之间、同一阶的负输出端和正输入端之间各连接一个；两个品质因数调节电阻R2分别与第二阶OPA上连接的两个反馈电容阵列C并联。通过分别调整每级双二阶复数滤波单元的截止频率f_Bw和品质因数Q可以得到巴特沃斯特性的整体滤波器幅频响应曲线，其通频带带宽为12.5KHz，中心频率为100KHz。当重构开关SW处于断开状态时，该双二阶复数滤波单元配置为两个二阶有源RC低通滤波器。其截止频率为6.25KHz；滤波器的品质因数Q＝R2/R；滤波器的增益G＝R/R1，R1为开关控制的可变电阻，通过控制R1的阻值可以实现滤波器增益的控制，完成中频可变增益放大电路(VGA)的功能。当重构开关SW处于闭合状态时，该双二阶复数滤波单元配置为复数带通滤波器，用于接收机的带通滤波和镜像信号抑制滤波，此时一路正交I信号通道的一OPA正输出端通过反馈电阻Rf反馈到另一路正交Q信号通道的同阶OPA的负输入端，正交I信号通道的一OPA负输出端通过反馈电阻Rf反馈到正交Q信号通道的同阶OPA的正输入端，正交Q信号通道的OPA输出以相同方式反馈到正交I信号通道的OPA输入。反馈电阻Rf具有复数频率搬移作用，能够将二阶有源RC低通滤波器的中心频率从0频率搬移到100KHz的频率处，此时复数带通滤波器的带宽变为2倍低通截止频率12.5KHz。综上所述，本实用新型中的可重构复数带通滤波电路可独立的调节其带宽、中心频率、品质因数和增益，具有极高的灵活性，为了消除半导体制造工艺对电阻阻值的偏差影响，复数带通滤波器中所有的电阻R、R1、R2和Rf都采用相同电阻类型，同时每个电阻都由标准单位电阻R0通过串联和并联的方式得到所需阻值，因此所有电阻之间成严格的比例关系，只需校准其中一个电阻则可完成所有电阻的校准。

更进一步地，所述电容阵列由1个主电容支路和N+1个开关电容支路并联构成，其中，主电容支路配置为主电容C1，开关电容支路由支路电容C_1N和受S[N:0]信号控制的二进制开关S<N>串联构成；所述支路电容C_1N的容值为主电容容值的2^N倍，所述二进制开关S<N>与S[N:0]信号的相应位bit对应。本实施例中N＝5。

具体地于，所述RC校准模拟电路包括负输入端接入参考电压Vref的运算放大器OPA1，栅极与运算放大器OPA1输出端连接且漏接与运算放大器OPA1正输入端连接的晶体管M3，栅极与晶体管M3栅极连接的晶体管M4，源极均接入供电VDD且栅极相连并与晶体管M3源极连接的晶体管M1和M2，晶体管M1漏极与晶体管M3源极连接，晶体管M2漏极与晶体管M4源极连接，一端连接晶体管M3漏极且另一端接地GND的电阻R3，一端连接晶体管M4漏极且另一端接地的反馈电容阵列C，与反馈电容阵列C并联的可控开关SW1，负输入端连接晶体管M4漏极且正输入端接入参考电压Vref的比较器CMP，接入时钟频率CLK且输入端与比较器CMP输出端连接的第一D触发器DFF1，与第一D触发器DFF1输出端连接并输出DIR信号的反相器，接入时钟频率CLK且输入端与第一D触发器DFF1输出端连接的第二D触发器DFF2，分别连接第一D触发器DFF1和第二D触发器DFF2的输出端并输出STOP信号的异或门XOR，其中，第一D触发器DFF1和第二D触发器DFF2还作用于可控开关SW1。该反馈电容阵列C的结构与前述双二阶复数滤波单元中的反馈电容阵列的结构完全相同。所述晶体管M1、M3和电阻R3对运算放大器OPA1产生负反馈作用，使得OPA1的正输入端电压与参考电压Vref相等，因此流过电阻R3的参考电流I₁＝V_ref/R，通过镜像的晶体管M2、M4对流过M1和M3的参考电流进行镜像操作以后，等到反馈电容阵列C的充电电流I₂＝I₁＝V_ref/R，采用可控开关SW1控制该反馈电容阵列C进行周期性充放电，在正半周期开关闭合对反馈电容阵列C进行放电操作。由电容的充电理论可知在充电周期时，反馈电容阵列C上极板的电压会从0电位开始以固定的斜率不断上升，在充电周期结束前达到最高电压，此时电压为V_B＝I₂T_CLK/2C＝V_refT_CLK/2RC，再通过比较器CMP与参考电压Vref进行比较，反馈电容阵列C充电结束时刻的比较结果通过第一D触发器DFF1在时钟频率CLK信号的上升沿时刻进行锁存，DFF1的输出信号经过反相器后作为DIR信号输出给所述数字双向计数器模块进行计数操作，DIR为‘0’时进行减1计数，DIR为‘1’时进行加1计数，最终计数器的输出S[5:0]信号反馈回来控制反馈电容阵列C中的二进制开关。在RC校准完成时，反馈电容阵列C上极板的电压在充电结束时刻与参考电压Vref相等，即V_B＝V_refT_CLK/2RC＝V_ref，由该等式可得RC＝T_CLK/2，因此通过调节CLK的时钟周期T_CLK就能完成对RC时间常数的校准。当校准完成时，DIR信号在每个CLK周期都会发生‘0’和‘1’之间的翻转，因为在校准的临界状态，当DIR为‘1’时，S[5:0]加1会使RC时间常数太大，使下一周期的DIR变为‘0’，当DIR为‘0’时，S[N:0]减1会使RC时间常数太小，使下一周期的DIR变为‘1’，因此根据此规律将DFF1的输出信号经过DFF2延时一个时钟周期以后再将其输入和输出信号进行异或门XOR操作，得到RC校准完成后标志信号STOP信号，校准过程中STOP信号一直保持为‘0’，当STOP信号由‘0’变为‘1’时表示校准完成，此时数字双向计数器模块开始统计时钟周期数，当超过3个时钟周期STOP信号都保持为‘1’时，则停止计数，保持S[5:0]信号输出不变，校准完成。该RC校准模拟电路中电阻R3与复数带通滤波器中的电阻R完全相同，以此来校准半导体工艺偏差和温度等环境因数造成的RC时间常数偏差，因为复数带通滤波器中所有的电阻都成严格的比例关系，因此滤波器的通频带宽带和中心频率都将同步完成校准。

更具体地，所述数字双向计数器模块为一个6位的加减计数器，根据RC校准模拟电路的输出DIR信号和STOP信号进行相应的加1或减1计数。校准系统复位以后，STOP信号输出‘0’，校准过程中STOP信号一直保持为‘0’，此时数字双向计数器模块每个CLK周期根据DIR的值进行加减计数，DIR为‘0’时进行减1计数，DIR为‘1’时进行加1计数，最终计数器的输出S[5:0]信号反馈到RC校准模拟电路和复数带通滤波器电路中控制反馈电容阵列C的二进制开关。当STOP信号变为‘1’时，为了确保系统不受干扰信号的影响，保证校准的正确完成，数字双向计数器会统计STOP信号维持为‘1’的时钟周期数，当统计的时钟周期数大于3时，系统认为校准正确完成，此时数字双向计数器停止计数，维持最后的S[5:0]信号输出，复数带通滤波器的通频带宽带校准到12.5KHz，中心频率校准到100KHz。

上述实施例仅为本实用新型的优选实施例，并非对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本实用新型的保护范围之内。