适用于LED驱动芯片的自适应高压供电电路的制作方法

本实用新型涉及高压供电电路领域，尤其涉及一种适用于LED驱动芯片的自适应高压供电电路。

背景技术：

效率是开关电源的关键性能指标之一，而减小高压供电电路自身的损耗是提高效率的重要措施，但现有的高压供电电路普遍存在损耗较大的问题。现有的高压供电电路直接与经整流后的交流输入电压相连，输出供电电流到LED芯片的供电电容。由于较高的交流输入电压和较大的供电电流导致高压供电电路本身的损耗较大。

另外，在高压供电电路中，当AC输入电压下降到供电电压以下时，为了防止供电电容向AC输入端反灌电流，往往采用二极管串联方式实现单向导通。但由于供电电流较大，要求串联的二极管导通面积需足够大，同时也加大了该二极管的反向漏电流和寄生三极管的影响，降低电路的可靠性。

请参见图1，一种现有的LED驱动芯片的高压供电电路，其高压供电电路本体1’连接一外围电路4’。其中，高压供电电路本体1’包括相连的一高压结型场效应晶体管JFET’、一第一MOS管M0’、一二极管D1、一上拉电阻R0’、一第二MOS管M1’和一迟滞比较器11’；外围电路4’包括：一交流电源AC’、一整流桥41’、一输入电容Cin’和一供电电容Cvcc’。其中，AC输入电压经整流桥41’后输出高压HV’加在高压结型场效应晶体管JFET’的漏端，高压结型场效应晶体管JFET’的栅极接地，其源端通过第一MOS管M0’、二极管D1给供电电容Cvcc’充电。迟滞比较器11’通过供电电压vcc’与内部参考电压vref’比较输出控制信号psdis’。控制信号psdis’驱动第二MOS管M1’实现对第一MOS管M0’的通断控制。其中二极管D1确保电流只能单向导通。可见其具有较高的交流输入电压和较大的供电电流vcc’，将导致高压供电电路本身1’的损耗较大。同时，该电路通过二极管D1串联方式实现单向导通，但由于供电电流较大，要求串联的二极管D1导通面积需足够大，同时也加大了该二极管D1的反向漏电流和寄生三极管的影响，降低电路的可靠性。

其电路关键节点波形图可参见图2，当供电电压vcc’比内部参考电压vref’高出预设的比较器迟滞阈值(即达到供电电压vcc’的放电门槛值——内部参考电压vref’与比较器迟滞阈值之和)时，输出控制信号psdis'＝1，并关断第一MOS管M0’，供电电压vcc’开始放电下降；当供电电压vcc’低于内部参考电压vref’时，输出控制信号psdis’＝0，导通第一MOS管M0’，供电电压vcc’重新开始充电上升。可见，现有技术只能实时监测vcc’与vref’的差值，以判断是否需要充电，但不能判断当前输入电压的高低，如果在输入电压较高时仍给供电电容Cvcc’充电则会导致充电电路本身功耗较大。

技术实现要素：

针对上述现有技术中的不足，本实用新型提供一种适用于LED驱动芯片的自适应高压供电电路，能够自适应地调节对供电电容的充电过程，以在输入电压高时停止对供电电容充电，从而降低供电电路自身的损耗。

为了实现上述目的，本实用新型提供一种适用于LED驱动芯片的自适应高压供电电路，包括：

一高压供电电路本体，所述高压供电电路本体单向导通并连接一外围电路，用于提供一供电电压给所述外围电路的一供电电容充电；其中，还包括：

一迟滞调整模块，所述迟滞调整模块的输入端连接所述外围电路以采样输入电压，所述迟滞调整模块的输出端连接所述高压供电电路本体；所述迟滞调整模块根据其输入端的电压峰值输出一迟滞阈值调整信号，所述高压电路本体根据所述迟滞阈值调整信号调节所述供电电压的放电门槛值。

优选地，所述高压供电电路本体包括：

一高压结型场效应晶体管，所述高压结型场效应晶体管的栅极和漏极连接所述外围电路；

一第一MOS管，所述第一MOS管的漏极连接所述高压结型场效应晶体管的源极；

一单向导通件，所述单向导通件的输入端连接于所述第一MOS管的源极，输出端连接于所述供电电容的上极板之间，所述供电电容的下极板接地；

一上拉电阻，所述上拉电阻连接于所述高压结型场效应晶体管的源极和所述第一MOS管的栅极之间；

一第二MOS管，所述第二MOS管的漏极连接所述第一MOS管的栅极，所述第二MOS管的源极接地；以及

一迟滞比较器，所述迟滞比较器的正相输入端连接所述单向导通件的输出端，所述迟滞比较器的反相输入端连接一参考电压输入端，所述迟滞比较器的控制输入端连接所述迟滞调整模块的输出端，所述迟滞比较器的输出端连接所述第二MOS管的栅极。

优选地，所述单向导通件采用一第三MOS管，所述第三MOS管的源极连接所述第一MOS管的源极，所述第三MOS管的漏极连接所述供电电容的上极板和所述迟滞比较器的正相输入端，所述第三MOS管的栅极连接所述第一MOS管的栅极。

优选地，所述迟滞调整模块包括：依次串联在所述迟滞调整模块的输入端与输出端之间的一第一开关、一第二开关和一峰值比较器，所述峰值比较器的正相输入端连接所述第二开关，所述峰值比较器的反相输入端接收一定值电压，所述峰值比较器的输出端连接所述迟滞比较器；

还包括一第一反相器，所述第一反相器的输入端连接所述第一开关，所述第一反相器的输出端连接所述第二开关；

一第一调整电容，所述第一调整电容一端连接于所述第一开关和所述第二开关之间，所述第一调整电容另一端接地；以及

一第二调整电容，所述第二调整电容一端连接于所述第二开关和所述峰值比较器之间，所述第二调整电容另一端接地。

优选地，所述外围电路包括：

一交流电源；

一整流桥，所述整流桥的输入端连接所述交流电源的输出端，所述整流桥的输出端连接所述高压结型场效应晶体管的漏极；

一输入电容，所述输入电容的上极板连接所述整流桥的输出端，所述输入电容的下极板接地并连接所述高压结型场效应晶体管的栅极；

所述供电电容；

一变压器，所述变压器的原边高端连接所述整流桥的输出端；

一第四MOS管，所述第四MOS管的漏极连接所述变压器的原边低端，源极连接所述迟滞调整模块的输入端；

一采样电阻，所述采样电阻一端连接于所述第四MOS管源极，所述采样电阻另一端接地；以及

一输出电容，所述输出电容与所述变压器的副边并联；所述输出电容与一LED负载并联。

优选地，所述外围电路还包括一输出二极管，所述输出二极管的正极连接所述变压器的副边高端；所述输出二极管的负极连接所述输出电容。

优选地，还包括一开关信号产生电路，所述开关信号产生电路的输出端连接所述第四MOS管的栅极。

优选地，所述迟滞比较器包括：

一第一电流源，所述第一电流源的输入端连接一等电位端；

一第五MOS管，所述第五MOS管的源极连接所述第一电流源的输出端，所述第五MOS管的栅极连接所述参考电压输入端；

一第六MOS管，所述第六MOS管的源极连接所述第一电流源的输出端，所述第六MOS管的栅极连接所述第三MOS管的漏极；

一第七MOS管，所述第七MOS管的漏极连接所述第五MOS管的漏极，所述第七MOS管的源极接地；

一第八MOS管，所述第八MOS管的漏极连接所述第六MOS管的漏极，所述第八MOS管的源极接地，所述第八MOS管的栅极连接所述第七MOS管的栅极；

一第九MOS管，所述第九MOS管的漏极连接所述第五MOS管的漏极；

一第十MOS管，所述第十MOS管的漏极连接所述第九MOS管的源极，所述第十MOS管的源极接地，所述第十MOS管的栅极连接所述第七MOS管的栅极；

一第十一MOS管，所述第十一MOS管的漏极连接所述第九MOS管的源极，所述第十一MOS管的栅极连接所述迟滞调整模块的输出端；

一第十二MOS管，所述第十二MOS管的漏极连接所述第十一MOS管源极，所述第十二MOS管的源极接地，所述第十二MOS管的栅极连接所述第七MOS管的栅极；

一第二电流源，所述第二电流源的输入端连接所述等电位；

一第十三MOS管，所述第十三MOS管的漏极连接所述第二电流源的输出端，所述第十三MOS管的源极接地，所述第十三MOS管的栅极连接所述第六MOS管的漏极；

一第二反相器，所述第二反相器的输入端连接所述第二电流源的输出端，所述第二反相器的输出端连接所述第九MOS管的漏极；

一第三反相器，所述第三反相器的输入端连接所述第二反相器的输出端，所述第三反相器的输出端连接所述第二MOS管的栅极。

本实用新型由于采用了以上技术方案，使其具有以下有益效果：

迟滞调整模块用于根据其采样的输入电压的电压峰值调整迟滞比较器的迟滞阈值，从而实现通过检测采样电压判断输入电压是否处于高压，并能自适应地调整迟供电电压的放电门槛值，在整流桥输出端电压在高压时停止对供电电容的充电，从而降低供电电路自身的损耗。此外，采用第一MOS管和第三MOS管串联的方式实现供电通路的电流单向导通，保证了电路的可靠性。

附图说明

图1为现有的一种LED驱动芯片的高压供电电路的电路结构示意图；

图2为现有的一种LED驱动芯片的高压供电电路的关键节点波形对比图；

图3为本实用新型实施例的一种适用于LED驱动芯片的自适应高压供电电路的结构示意图；

图4为本实用新型实施例的迟滞调整模块的电路结构示意图；

图5为本实用新型实施例的迟滞比较器的内部电路结构示意图；

图6为本实用新型实施例的工作波形比较图。

具体实施方式

下面根据附图3-6，给出本实用新型的较佳实施例，并予以详细描述，使能更好地理解本实用新型的功能、特点。

请参阅图3，本实用新型的一种适用于LED驱动芯片的自适应高压供电电路，包括一高压供电电路本体1、一迟滞调整模块2和一开关信号产生电路3，其中，迟滞调整模块2的输出端连接高压供电电路本体1，高压供电电路本体1和开关信号产生电路3的输出端连接一外围电路4。

该高压供电电路本体1用于给外围电路4的一供电电容Cvcc充电，其单向导通，包括一高压结型场效应晶体管JFET、一第一MOS管M0、一单向导通件、一第二MOS管M1、一上拉电阻R0和一迟滞比较器11。

其中，高压结型场效应晶体管JFET的栅极和漏极连接外围电路4。第一MOS管M0的漏极连接高压结型场效应晶体管JFET的源极js并接收高压结型场效应晶体管JFET的输出电压。本实施例中，单向导通件采用一第三MOS管M2，在其他实施例中，也可采用二极管，但采用本实施例的第三MOS管M2时相较于使用二极管可增强电路的可靠性。第三MOS管M2的源极连接第一MOS管M0的源极，第三MOS管M2的漏极连接供电电容Cvcc的上极板，供电电容Cvcc的下极板接地。第三MOS管M2的栅极连接第一MOS管M0的栅极。上拉电阻R0连接于高压结型场效应晶体管JFET的源极和第一MOS管M0的栅极之间。第二MOS管M1的漏极连接第一MOS管M0的栅极，第二MOS管M1的源极接地。迟滞比较器11的正相输入端连接第三MOS管M2的漏极并接收第三MOS管M2的漏极输出的供电电压vcc，迟滞比较器11的反相输入端连接一参考电压输入端，参考电压输入端输入一参考电压vref，迟滞比较器11的输出端连接第二MOS管M1的栅极并输出控制信号psdis。

其中，外围电路4包括：一交流电源AC、一整流桥41、一输入电容Cin、供电电容Cvcc、一变压器T1、一第四MOS管M3、一采样电阻Rcs、一输出二极管D0和一输出电容Cout。其中，整流桥41的输入端连接交流电源AC的输出端。整流桥41的输出端连接输入电容Cin的上极板和高压结型场效应晶体管JFET的漏极，并输出高压HV。输入电容Cin的下极板接地并连接高压结型场效应晶体管JFET的栅极；变压器T1的原边高端连接整流桥41的输出端；第四MOS管M3的漏极连接变压器T1的原边低端；第四MOS管M3的栅极连接开关信号产生电路3的输出端，开关信号产生电路3输出第一开关信号switch驱动第四MOS管M3的栅极，在第一开关信号switch＝1第四MOS管M3导通实现对采样电压CS的采样；采样电阻Rcs一端连接于第四MOS管M3源极，采样电阻Rcs另一端接地，采样电阻Rcs上的电压为采样电压CS；输出二极管D0的正极连接变压器T1的副边高端；输出电容Cout连接于输出二极管D0负极和变压器T1的副边低端之间；输出电容Cout与一LED负载并联。

请参阅图3、图4，迟滞调整模块2包括依次连接的一第一开关S1、一第二开关S2和一峰值比较器21，第一开关S1接收采样电压CS，峰值比较器21的正相输入端连接第二开关S2，峰值比较器21的反相输入端接收一定值电压，本实施例中定值电压大小为500mV，峰值比较器21的输出端连接迟滞比较器11的控制输入端并输出迟滞阈值调整信号hcspk。迟滞调整模块2还包括一第一反相器22、一第一调整电容C0和一第二调整电容C1。其中，第一反相器22的输入端连接第一开关S1并接收第一开关信号switch，第一反相器22的输出端连接第二开关S2，并输出一第二开关信号switchb。第一调整电容C0一端连接于第一开关S1和第二开关S2之间，第一调整电容C0另一端接地，第一调整电容C0上极板的电压为CS1。第二调整电容C1一端连接于第二开关S2和峰值比较器21之间，第二调整电容C1另一端接地，第二调整电容C1上极板的电压为CS2。迟滞调整模块2根据其输入端的采样电压CS的峰值调整迟滞比较器11的迟滞阈值，进而实现对供电电压的调节。

第一开关信号switch＝1期间，第一开关S1导通，第一调整电容C0的上极板电压CS1跟随采样电压CS，使用第一开关信号switch翻转为0时，第一调整电容C0的上极板电压CS1保持在采样电压CS的峰值处，同时第一开关S1关断，第二开关S2导通。由于第二调整电容C1远小于第一调整电容C0，电荷重新分布，第二调整电容C1被第一调整电容C0充电，第二调整电容C1上极板的电压CS2近似等于第一调整电容C0的上极板电压CS1。每个开关周期第一调整电容C0在第一开关信号switch＝1期间采样到的采样电压CS峰值都会在第一开关信号switch＝0时刷新到第二调整电容C1，因此第二调整电容C1上极板的电压CS2是采样电压CS的峰值包络。将反映采样电压CS峰值包络的第二调整电容C1上极板的电压CS2与定值电压500mV比较，当采样电压CS峰值大于500mV时，输出迟滞阈值调整信号hcspk＝1。

请参阅图5，迟滞比较器11包括：一第一电流源I0、一第五MOS管M4、一第六MOS管M5、一第七MOS管M6、一第八MOS管M7、一第九MOS管M8、一第十MOS管M9、一第十一MOS管M10、一第十二MOS管M11、一第二电流源I1、一第十三MOS管M12、一第二反相器111和一第三反相器112。其中，第一电流源I0的输入端连接一等电位端。第五MOS管M4的源极连接第一电流源I0的输出端，第五MOS管M4的栅极连接参考电压输入端。第六MOS管M5的源极连接第一电流源I0的输出端，第六MOS管M5的栅极连接迟滞比较器11的正相输入端。第七MOS管M6的漏极连接第五MOS管M4的漏极，第七MOS管M6的源极接地。第八MOS管M7的漏极连接第六MOS管M5的漏极，第八MOS管M7的源极接地，第八MOS管M7的栅极连接第七MOS管M6的栅极。第九MOS管M8的漏极连接第五MOS管M4的漏极。第十MOS管M9的漏极连接第九MOS管M8的源极，第十MOS管M9的源极接地，第十MOS管M9的栅极连接第七MOS管M6的栅极。第十一MOS管M10的漏极连接第九MOS管M8的源极，第十一MOS管M10的栅极连接迟滞比较器11的控制输入端，接收迟滞阈值调整信号hcspk。第十二MOS管M11的漏极连接第十一MOS管M10源极，第十二MOS管M11的源极接地，第十二MOS管M11的栅极连接第七MOS管M6的栅极。第二电流源I1的输入端连接等电位。第十三MOS管M12的漏极连接第二电流源I1的输出端，第十三MOS管M12的源极接地，第十三MOS管M12的栅极连接第六MOS管M5的漏极。第二反相器111的输入端连接第二电流源I1的输出端，第二反相器111的输出端连接第九MOS管M8的漏极。第三反相器112的输入端连接第二反相器111的输出端，第三反相器112的输出端连接迟滞比较器11的输出端。

迟滞比较器11通过迟滞阈值调整信号hcspk控制第十一MOS管M10是否将第十二MOS管M11的迟滞电压加到现有的由第十MOS管M9确定的迟滞电压中去，从而实现迟滞阈值调整信号hcspk对迟滞电压的增加控制(即对供电电压vcc的放电门槛值的增加控制)。如果迟滞阈值调整信号hcspk＝0，则迟滞比较器11保持原有的由第十MOS管M9确定的迟滞阈值(即供电电压vcc的放电门槛值不变)，如果迟滞阈值调整信号hcspk＝1，则比较器在原来的迟滞阈值基础上再增加迟滞阈值(即供电电压vcc的放电门槛值增加)。其中迟滞比较器11的初始迟滞阈值为v0,迟滞比较器11增加迟滞阈值后的增量迟滞阈值为v1。

请参阅图3，本实用新型的一种适用于LED驱动芯片的自适应高压供电电路的工作过程如下：

整流桥41输出的HV加在高压结型场效应晶体管JFET的漏极，高压结型场效应晶体管JFET的源极电压被限制在高压结型场效应晶体管JFET的夹断阈值内。当供电电压vcc小于参考电压vref时，迟滞比较器11输出控制信号psdis＝0，第一MOS管M0和第三MOS管M2的栅极被上拉电阻R0上拉，供电通路导通并对供电电容Cvcc充电。随着供电电压vcc的上升，当供电电压vcc高于参考电压vref加迟滞阈值之和时，迟滞比较器11输出控制信号psdis＝1，第一MOS管M0和第三MOS管M2的栅极被第二MOS管M1下拉，供电通路关断，供电电压vcc停止充电并开始下降，供电电压vcc呈现锯齿波的重复充放电过程。当第一开关信号switch驱动第四MOS管M3导通期间，若采样电阻Rcs上的采样电压CS的峰值大于500mV，则迟滞调整模块2输出迟滞阈值调整信号hcspk＝1，使得迟滞比较器11的迟滞阈值变大，也即供电电压vcc的放电门槛值变大，导致供电电压vcc上升至较高电压时才关断供电通路。在高压HV处于高电平期间，供电电压vcc从较高电平处开始缓慢放电下降到参考电压vref的时间较长，此时高压HV不对供电电容Cvcc充电。因此在高压HV处于高电平时，高压供电电路自身损耗可以大幅降低。

高压供电电路的单向导通功能通过串联第一MOS管M0和第三MOS管M2实现。由于第三MOS管M2的源极与第一MOS管M0的源端相连，第一MOS管M0和第三MOS管M2的衬底又分别与各自的源极相连，因此第一MOS管M0和第三MOS管M2相当于形成两个背靠背的二极管连接，这两个二极管的阳极与第一MOS管M0和第三MOS管M2的源端相连。从供电电压vcc到高压HV，第三MOS管M2的二极管反偏从而阻断了反向灌电流的通路，确保单向导通。

本实施例中一种适用于LED驱动芯片的自适应高压供电电路的工作波形图请参阅图6。高压HV在谷底期间，迟滞阈值调整信号hcspk＝0，供电电压vcc低于参考电压vref+初始迟滞阈值v0，控制信号psdis＝0，供电电压vcc持续充电上升。当供电电压vcc高于参考电压vref+第一迟滞阈值v0，控制信号psdis＝1，供电电压vcc持续放电下降。当供电电压vcc下降到低于参考电压vref时，控制信号psdis＝0，供电电压vcc重新开始充电上升，重复上述过程。

当HV高压，采样电压CS大于500mV时，迟滞阈值调整信号hcspk＝1，供电电压vcc低于参考电压vref+增量迟滞阈值v1，控制信号psdis＝0，供电电压vcc持续充电上升。当供电电压vcc高于其在高压下的门槛值(即参考电压vref+增量迟滞阈值v1)时，控制信号psdis＝1，供电电压vcc持续放电下降。当供电电压vcc下降到低于参考电压vref，控制信号psdis＝0，供电电压vcc重新开始充电上升，重复上述过程。由于供电电压vcc下电初始电平较高，供电电压vcc缓慢下降至参考电压vref的时间较长，所以HV高压时不对供电电容Cvcc充电，从而降低供电电路自身损耗。

以上记载的，仅为本实用新型的较佳实施例，并非用以限定本实用新型的范围，本实用新型的上述实施例还可以做出各种变化。即凡是依据本实用新型申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本实用新型专利的权利要求保护范围。