一种IRIG‑B(AC)码授时模块的制作方法

本实用新型涉及数据传输领域，特别是涉及一种IRIG-B(AC)码授时模块。

背景技术：

名词解释：

IRIG-B(AC)码：IRIG是英文InterRange Instrumentation Group的缩写，表示美国靶场仪器组的简称。IRIG-B码表示每秒一桢的串行时间码，又分为IRIG-B直流码（IRIG-B(DC)码）和IRIG-B交流码（IRIG-B(AC)码）两种；

FPGA：Field－Programmable Gate Array，现场可编程门阵列：

IRIG-B码分直流码与交流码两种，直流码虽然精度高，但由于脉冲信号的频谱丰富，窄带信道无法传输，在长距离传输时容易受到干扰，造成数据错误，因此直流码只适用于电缆传输到比较近的距离，在实际的应用中通常使用交流码授时。而如今，越来越多的通信和电力设备都需要授时以维持正常工作，需要精度很高的授时信号，目前的IRIG-B(AC)码授时信号虽然有各种各样的产生方案，但是大部分方案较为复杂，而且精度较低，难以满足应用要求。

而且，目前大部分授时模块仅输出一路授时信号，当需要多路授时信号时，需要采用多个授时模块，成本较高。

技术实现要素：

为了解决上述的技术问题，本实用新型的目的是提供一种IRIG-B(AC)码授时模块。

本实用新型解决其技术问题所采用的技术方案是：

一种IRIG-B(AC)码授时模块，包括低通滤波电路、增益控制电路、信号放大电路、用于接入100kHZ激励信号的第一信号输入端口、用于接入1KHz激励信号的第二信号输入端口和用于接入IRIG-B(DC)码的第三信号输入端口，所述第一信号输入端口与低通滤波电路的第一输入端连接，所述第二信号输入端口与低通滤波电路的第二输入端连接，所述低通滤波电路的输出端与增益控制电路的第一输入端连接，所述第三信号输入端口与增益控制电路的第二输入端连接，所述增益控制电路的输出端与信号放大电路的输入端连接。

进一步，所述IRIG-B(AC)码授时模块设有八个信号输出回路，每个信号输出回路包括一变压器，所述信号放大电路的输出端分别与每一个变压器的输入端连接。

进一步，所述低通滤波电路包括低通滤波器芯片、第一电容、第二电容、第一电阻、第二电阻和第三电阻，所述第一信号输入端口与低通滤波器芯片的第一引脚连接，所述第二信号输入端口依次通过第一电阻和第一电容后与低通滤波器芯片的第八引脚连接，所述第二电阻的一端接直流工作电源，另一端通过第三电阻接地，且第二电阻和第三电阻的连接节点与低通滤波器芯片的第六引脚连接，所述第二电容并联在第三电阻两端，所述低通滤波器芯片的第五引脚与增益控制电路的第一输入端连接。

进一步，所述增益控制电路包括增益控制芯片、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、可调电阻、第三电容、第四电容和第二三极管，所述低通滤波电路的输出端依次通过第五电阻、可调电阻和第三电容后与增益控制芯片的第三引脚连接，且可调电阻和第三电容的连接节点通过第六电阻接模拟地，所述第二三极管的发射极与增益控制芯片的第六引脚连接，集电极接地，基极通过第九电阻与第三信号输入端口连接，所述第二三极管的发射极还通过第八电阻接直流工作电源，所述增益控制芯片的第一引脚通过第七电阻与信号放大电路的输入端连接，且所述增益控制芯片的第一引脚还通过第七电阻和第四电容后接模拟地。

进一步，所述信号放大电路包括第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻和运算放大器，所述增益控制电路的输出端依次通过第十电阻和第十一电阻后与运算放大器的反相输入端连接，所述第十二电阻的一端接模拟地，另一端与运算放大器的同相输入端连接，所述运算放大器的输出端通过第十三电阻连接到反相输入端，且运算放大器的输出端连接第十四电阻后作为授时模块的信号输出端。

本实用新型的有益效果是：本实用新型的一种IRIG-B(AC)码授时模块，包括低通滤波电路、增益控制电路、信号放大电路、用于接入100kHZ激励信号的第一信号输入端口、用于接入1KHz激励信号的第二信号输入端口和用于接入IRIG-B(DC)码的第三信号输入端口，第一信号输入端口与低通滤波电路的第一输入端连接，第二信号输入端口与低通滤波电路的第二输入端连接，低通滤波电路的输出端与增益控制电路的第一输入端连接，第三信号输入端口与增益控制电路的第二输入端连接，增益控制电路的输出端与信号放大电路的输入端连接。本实用新型结构优良，原理简单，较容易实现，能够满足授时精度要求。

而且，单个授时模块输出路数能够达到8路，能满足更多被授时设备的需求，降低了应用成本。

附图说明

下面结合附图和实施例对本实用新型作进一步说明。

图1是本实用新型的一种IRIG-B(AC)码授时模块的电子框图；

图2是本实用新型的一种IRIG-B(AC)码授时模块的低通滤波电路的第一实施方式的模拟电路图；

图3是本实用新型的一种IRIG-B(AC)码授时模块的低通滤波电路的第二实施方式的模拟电路图；

图4是本实用新型的一种IRIG-B(AC)码授时模块的增益控制电路的模拟电路图；

图5是本实用新型的一种IRIG-B(AC)码授时模块的信号放大电路的模拟电路图。

具体实施方式

参照图1，本实用新型提供了一种IRIG-B(AC)码授时模块，包括低通滤波电路、增益控制电路、信号放大电路、用于接入100kHZ激励信号的第一信号输入端口IN1、用于接入1KHz激励信号的第二信号输入端口IN2和用于接入IRIG-B(DC)码的第三信号输入端口IN3，所述第一信号输入端口IN1与低通滤波电路的第一输入端连接，所述第二信号输入端口IN2与低通滤波电路的第二输入端连接，所述低通滤波电路的输出端与增益控制电路的第一输入端连接，所述第三信号输入端口IN3与增益控制电路的第二输入端连接，所述增益控制电路的输出端与信号放大电路的输入端连接。

进一步作为优选的实施方式，所述IRIG-B(AC)码授时模块设有八个信号输出回路，每个信号输出回路包括一变压器，所述信号放大电路的输出端分别与每一个变压器的输入端连接。

进一步作为优选的实施方式，参照图2，所述低通滤波电路包括低通滤波器芯片U1、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2和第三电阻R3，所述第一信号输入端口IN1与低通滤波器芯片U1的第一引脚连接，所述第二信号输入端口IN2依次通过第一电阻R1和第一电容C1后与低通滤波器芯片U1的第八引脚连接，所述第二电阻R2的一端接直流工作电源，另一端通过第三电阻R3接地，且第二电阻R2和第三电阻R3的连接节点与低通滤波器芯片U1的第六引脚连接，所述第二电容C2并联在第三电阻R3两端，所述低通滤波器芯片U1的第五引脚与增益控制电路的第一输入端连接。

进一步作为优选的实施方式，参照图4，所述增益控制电路包括增益控制芯片U2、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、可调电阻VR1、第三电容C3、第四电容C4和第二三极管T2，所述低通滤波电路的输出端依次通过第五电阻R5、可调电阻VR1和第三电容C3后与增益控制芯片U2的第三引脚连接，且可调电阻VR1和第三电容C3的连接节点通过第六电阻R6接模拟地AGND，所述第二三极管T2的发射极与增益控制芯片U2的第六引脚连接，集电极接地，基极通过第九电阻R9与第三信号输入端口IN3连接，所述第二三极管T2的发射极还通过第八电阻R8接直流工作电源，所述增益控制芯片U2的第一引脚通过第七电阻R7与信号放大电路的输入端连接，且所述增益控制芯片U2的第一引脚还通过第七电阻R7和第四电容C4后接模拟地AGND。

进一步作为优选的实施方式，参照图5，所述信号放大电路包括第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15和运算放大器U3，所述增益控制电路的输出端依次通过第十电阻R10和第十一电阻R11后与运算放大器U3的反相输入端连接，所述第十二电阻R12的一端接模拟地AGND，另一端与运算放大器U3的同相输入端连接，所述运算放大器U3的输出端通过第十三电阻R13连接到反相输入端，且运算放大器U3的输出端连接第十四电阻R14后作为授时模块的信号输出端Vout，运算放大器U3的输出端还依次通过第十四电阻R14和第十五电阻R15后接地。

以下结合详细实施例对本实用新型做具体说明。

实施例一

参照图1，一种IRIG-B(AC)码授时模块，包括低通滤波电路、增益控制电路、信号放大电路、用于接入100kHZ激励信号的第一信号输入端口IN1、用于接入1KHz激励信号的第二信号输入端口IN2和用于接入IRIG-B(DC)码的第三信号输入端口IN3，第一信号输入端口IN1与低通滤波电路的第一输入端连接，第二信号输入端口IN2与低通滤波电路的第二输入端连接，低通滤波电路的输出端与增益控制电路的第一输入端连接，第三信号输入端口IN3与增益控制电路的第二输入端连接，增益控制电路的输出端与信号放大电路的输入端连接。信号放大电路的输出端为授时模块的信号输出端。

本实施例中，IRIG-B(AC)码授时模块设有八个信号输出回路，每个信号输出回路包括一变压器，信号放大电路的输出端分别与每一个变压器的输入端连接，从而每一个变压器的输出端为一路授时信号输出端，输出一路IRIG-B(AC)码，如图1所示，共输出8路IRIG-B(AC)码。变压器的作用是隔离输出，因此，图1中得到的是8路带有隔离输出的IRIG-B(AC)码。

变压器是基于电磁感应原理制成的。变压器包括两个线圈，输入端线圈两端信号变化通过电磁感应驱动输出端线圈两端产生同样规律的电平变化。

本实施例中，参照图2，低通滤波电路包括低通滤波器芯片U1、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2和第三电阻R3，第一信号输入端口IN1与低通滤波器芯片U1的第一引脚连接，第二信号输入端口IN2依次通过第一电阻R1和第一电容C1后与低通滤波器芯片U1的第八引脚连接，第二电阻R2的一端接直流工作电源，另一端通过第三电阻R3接地，且第二电阻R2和第三电阻R3的连接节点与低通滤波器芯片U1的第六引脚连接，第二电容C2并联在第三电阻R3两端，低通滤波器芯片U1的第五引脚作为输出端与增益控制电路的第一输入端连接。本实施例中，低通滤波电路根据输入的100KHz和1KHz方波激励信号产生1KHz正弦波，作为交流码载波，图2中用1KHz_S表示。

参照图4，增益控制电路包括增益控制芯片U2、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、可调电阻VR1、第三电容C3、第四电容C4和第二三极管T2，低通滤波电路的输出端即低通滤波器芯片U1的第五引脚依次通过第五电阻R5、可调电阻VR1和第三电容C3后与增益控制芯片U2的第三引脚连接，且可调电阻VR1和第三电容C3的连接节点通过第六电阻R6接模拟地AGND，第二三极管T2的发射极与增益控制芯片U2的第六引脚连接，集电极接地，基极通过第九电阻R9与第三信号输入端口IN3连接，第二三极管T2的发射极还通过第八电阻R8接直流工作电源，增益控制芯片U2的第一引脚通过第七电阻R7后作为输出端与信号放大电路的输入端连接，且增益控制芯片U2的第一引脚还通过第七电阻R7和第四电容C4后接模拟地AGND。

增益控制电路根据第三信号输入端口IN3输入的IRIG-B(DC)码，控制1KHz_S正弦波的增益，即通过输入的IRIG-B(DC)码对正弦波进行调制，当IRIG-B(DC)码为高电平时，调制后输出正弦波幅值Vout=3Vin；当IRIG-B(DC)码为低电平时，调制后输出正弦波幅值Vout=Vin，Vin为输入的正弦波幅值。IRIG-B(DC)码作为控制信号，控制增益控制芯片U2对正弦波信号1KHz_S的增益比例。

参照图5，信号放大电路包括第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15和运算放大器U3，增益控制电路的输出端即图4中的芯片U2连接电阻R7后的输出端依次通过第十电阻R10和第十一电阻R11后与运算放大器U3的反相输入端连接，第十二电阻R12的一端接模拟地AGND，另一端与运算放大器U3的同相输入端连接，运算放大器U3的输出端通过第十三电阻R13连接到反相输入端，且运算放大器U3的输出端连接第十四电阻R14后作为授时模块的信号输出端Vout，运算放大器U3的输出端还依次通过第十四电阻R14和第十五电阻R15后接地。

优选的，本实施例中，低通滤波器芯片U1采用的型号为MAX292ESA，增益控制芯片U2采用的型号为US6910-3，运算放大器U3采用的型号为LM358PW。

本实施例中，接入的100kHZ激励信号、1KHz激励信号和IRIG-B(DC)码可以采用任意方式生成，也可以如图1所示，采用一个FPGA来实现，通过FPGA同时输出100kHZ方波信号和1KHz方波信号作为激励信号，同时产生IRIG-B(DC)码来对增益控制芯片U2进行增益控制。

本实施例通过接入100kHZ和1KHZ的方波到低通滤波电路，通过低通滤波电路产生1KHZ的交流码载波，并通过IRIG-B(DC)码来控制增益控制芯片U2实现对交流码载波的增益控制，产生IRIG-B(AC)码，较其它方式相比，本方案原理简单，较容易实现，能够满足授时精度要求（优于20uS）。

而且，单个授时模块输出路数能够达到8路，能满足更多被授时设备的需求，降低了应用成本。

实施例二

参照图3，本实施例与实施例一的区别在于，1KHZ激励信号接入到低通滤波器芯片的具体电路的不同，为了与图2的芯片U1进行区分，图3中采用U11表示低通滤波器芯片，本实施例中，设置了第三电阻R3、第四电阻R4、第一三极管T1来替代第一电阻R1，第一三极管T1的基极通过第四电阻R4接1KHZ激励信号，集电极通过第三电阻接直流工作电源，发射极接地。

本实施例其它内容与实施一类似，实现的效果也相同，具体内容不再赘述。

以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变形或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。