继电器驱动芯片及电表的制作方法

本实用新型属于仪器仪表控制领域，尤其涉及一种继电器驱动芯片及电表。

背景技术：

目前的电表在利用现有的继电器控制电路控制继电器的示意框图如图1所示，MCU(微控制单元)11的2个IO口分别输出两个IO控制信号IO-1和IO-2，该两个IO控制信号IO-1和IO-2经过所述继电器控制电路12输出两路脉冲信号OA和OB，该两路脉冲信号OA和OB输入至继电器13中，实现对继电器13的控制。MCU自身的IO口数量本来就十分有限，而这种继电器控制电路又必须占用MCU的2个IO口，使得电表中原本就比较紧张的IO资源更为紧张，极大地影响了电表的功能扩展。

并且，现有的继电器控制电路多由三极管、电阻、电容组成，采用的元件较多、设计较为复杂，元件成本较高。并且元件多还导致PCB(印制电路板)板布板的面积大，占用了电表内有限的空间，增加了设计电表内的布局空间的难度。

技术实现要素：

本实用新型要解决的技术问题是为了克服现有技术中继电器控制需要占用MCU的2个IO口造成电表中的IO资源紧张且继电器控制电路元件多、设计复杂、成本高的缺陷，提供一种继电器驱动芯片及电表。

本实用新型是通过以下技术方案解决上述技术问题的：

本实用新型提供一种继电器驱动芯片，所述继电器驱动芯片包括：IO输入管脚、第一继电器控制输出管脚和第二继电器控制输出管脚；

所述继电器驱动芯片还包括：组合逻辑电路；

所述组合逻辑电路的输入端与所述IO输入管脚连接，所述组合逻辑电路的第一输出端与所述第一继电器控制输出管脚连接，所述组合逻辑电路的第二输出端与所述第二继电器控制输出管脚连接；

所述IO输入管脚用于接收外部输入的IO控制信号，并将接收的IO控制信号传输至所述组合逻辑电路的输入端；

所述组合逻辑电路的第一输出端用于输出与第一控制信号至所述第一继电器控制输出管脚，所述组合逻辑电路的第二输出端用于输出第二控制信号至所述第二继电器控制输出管脚。

本方案仅采用1个IO口就能完成对继电器拉合控制，节省了MCU的IO口资源，便于电表内的功能扩展；并且，继电器驱动芯片集成度更高，取代现有的继电器控制电路，使其可以减少元件，降低设计难度，降低成本，缩减布板面积。

较佳地，所述组合逻辑电路包括：RC振荡电路和逻辑控制电路，所述RC振荡电路的输出端与所述逻辑控制电路的第一输入端连接，所述逻辑控制电路的第二输入端与所述IO输入管脚连接，所述组合逻辑电路的第一输出端与所述第一继电器控制输出管脚连接，所述组合逻辑电路的第二输出端与所述第二继电器控制输出管脚连接。

较佳地，所述继电器驱动芯片还包括：电源输入管脚和接地管脚；

所述电源输入管脚用于连接电源，所述接地管脚用于接地。

较佳地，所述继电器驱动芯片还包括：输入保护电路，所述输入保护电路包括：PMOS管、第一电阻和第二电阻；

所述IO输入管脚通过所述第一电阻与所述PMOS管的漏极连接，所述PMOS管的源极与所述电源输入管脚连接，所述PMOS管的衬底与所述PMOS管的栅极连接；

所述IO输入管脚还通过所述第二电阻接地。

本方案在IO输入管脚和组合逻辑电路之间增加了输入保护电路，可以防护ESD，避免内部电路损坏。

较佳地，所述继电器驱动芯片还包括：输出驱动电路；

所述输出驱动电路的第一输入端与所述组合逻辑电路的第一输出端连接，所述输出驱动电路的第二输入端与所述组合逻辑电路的第二输出端连接，所述输出驱动电路的第一输出端与所述第一继电器控制输出管脚连接，所述输出驱动电路的第二输出端与所述第二继电器控制输出管脚连接。

较佳地，所述输出驱动电路包括第一三极管、第十一三极管、第四三极管和第七三极管；

所述继电器驱动芯片还包括：输出保护电路，所述输出保护电路包括第一二极管、第二二极管、第三二极管和第四二极管；

所述第一二极管的正极与所述第一三极管的发射极连接，所述第一二极管的负极与所述第一三极管的集电极连接；

所述第二二极管的正极与所述第四三极管的发射极连接，所述第二二极管的负极与所述第四三极管的集电极连接；

所述第三二极管的正极与所述第七三极管的发射极连接，所述第三二极管的负极与所述第七三极管的集电极连接；

所述第四二极管的正极与所述第十一三极管的发射极连接，所述第四二极管的负极与所述第十一三极管的集电极连接。

本实用新型的输出保护电路具有钳位反向电压功能，可以防止继电器动作时线圈的反向电压破坏内部电路，同时又ESD保护功能。

较佳地，所述输出驱动电路还包括：第二三极管、第三三极管、第五三极管、第六三极管、第八三极管、第九三极管、第十三极管、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻和第十六电阻；

所述第一三极管的集电极与所述电源输入管脚连接，所述第一三极管的基极与所述第二三极管的集电极连接，所述第一三极管的基极还通过所述第六电阻与所述第一三极管的发射极连接，所述第一三极管的发射极还与所述第五三极管的集电极连接；

所述第二三极管的发射极与所述电源输入管脚连接，所述第二三极管的基极通过所述第七电阻与所述电源输入管脚连接，所述第二三极管的基极还通过第八电阻分别与所述第九三极管的发射极和所述第十三极管的集电极连接；

所述第四三极管的集电极与所述电源输入管脚连接，所述第四三极管的基极与所述第三三极管的集电极连接，所述第四三极管的基极还通过所述第九电阻与所述第四三极管的发射极连接，所述第四三极管的发射极还与所述第九三极管的集电极连接；

所述第三三极管的发射极与所述电源输入管脚连接，所述第三三极管的基极通过所述第十电阻与所述电源输入管脚连接，所述第三三极管的基极还通过第十一电阻分别与所述第五三极管的发射极和所述第六三极管的集电极连接；

所述第六三极管的基极通过所述第三电阻与所述组合逻辑电路的第一输出端连接，所述组合逻辑电路的第一输出端还通过所述第四电阻和所述第五电阻与所述接地管脚连接，所述第六三极管的基极还与所述第八三极管的集电极连接，所述第六三极管的发射极与所述第七三极管的基极连接，所述第六三极管的发射极还通过所述第十二电阻与所述接地管脚连接；

所述第五三极管的基极分别与所述第五三极管的集电极、所述第一继电器输出管脚和所述第七三极管的集电极连接；

所述第七三极管的发射极与所述接地管脚连接；

所述第八三极管的发射极与所述接地管脚连接，所述第八三极管的基极通过所述第十六电阻与所述接地管脚连接，所述第八三极管的基极还通过所述第十五电阻和所述第十四电阻与所述第十三极管的基极连接；

所述第十一三极管的集电极还分别与所述第二继电器控制输出管脚和所述第九三极管的集电极连接，所述第十一三极管的基极与所述第十三极管的发射极连接，所述第十一三极管的基极还通过所述第十三电阻与所述接地管脚连接；

所述第九三极管的基极与所述第九三极管的集电极连接；

所述第十三极管的基极还通过所述第十四电阻与所述第二继电器控制输出管脚连接，所述第十三极管的基极还与所述第十二三极管的集电极连接；

所述第十二三极管的基极通过所述第五电阻与所述接地管脚连接。

本实用新型还提供一种电表，所述电表包括上述各优选条件任意组合的一种继电器驱动芯片，还包括MCU和继电器；

所述MCU的输出端与所述继电器驱动芯片的IO输入管脚连接，所述继电器的第一输入端与所述继电器驱动芯片的第一继电器控制输出管脚连接，所述继电器的第二输入端与所述继电器驱动芯片的第二继电器控制输出管脚连接。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本实用新型各较佳实例。

本实用新型的积极进步效果在于：本实用新型仅采用1个IO口就能完成对继电器拉合控制，节省了MCU的IO口资源，便于电表内的功能扩展；本实用新型中继电器驱动芯片集成度更高，取代现有的继电器控制电路，使其可以减少元件，降低设计难度，降低成本，缩减布板面积。

附图说明

图1为背景技术中现有的继电器控制电路的示意框图。

图2为本实用新型实施例的继电器驱动芯片的示意框图。

图3为本实用新型实施例的继电器驱动芯片的电路图。

图4为本实用新型实施例的继电器驱动芯片的使用示意图。

具体实施方式

下面通过实施例的方式进一步说明本实用新型，但并不因此将本实用新型限制在所述的实施例范围之中。

实施例

如图2-3所示，一种继电器驱动芯片包括5个管脚，分别为：IO输入管脚IO、第一继电器控制输出管脚OA、第二继电器控制输出管脚OB、电源输入管脚VCC和接地管脚GND。其中，所述IO输入管脚IO用于与MCU连接；所述第一继电器控制输出管脚OA用于与继电器的第一输入端连接；所述第二继电器控制输出管脚OB用于与继电器的第二输出端连接；所述电源输入管脚VCC用于连接电源；所述接地管脚GND用于接地。

所述继电器驱动芯片的内部包括：输入保护电路21、组合逻辑电路22、输出驱动电路23和输出保护电路24。其中，

所述输入保护电路21包括：PMOS管M1、第一电阻R1和第二电阻R2。所述IO输入管脚IO通过所述第一电阻R1与所述PMOS管M1的漏极连接，所述PMOS管M1的源极与所述电源输入管脚VCC连接，所述PMOS管M1的衬底与所述PMOS管M1的栅极连接；所述IO输入管脚IO还通过所述第二电阻R2接地。本实施例的输入保护电路21实现了ESD(静电释放)保护，对通过IO控制信号输入的ESD进行防护，不会对内部电路产生损坏，同时第二电阻R2下拉保持固定电平，提高了可靠性。

所述组合逻辑电路22包括：RC振荡电路和逻辑控制电路，所述RC振荡电路的输出端与所述逻辑控制电路的第一输入端连接，所述逻辑控制电路的第二输入端与所述IO输入管脚IO连接，所述逻辑控制电路的第一输出端与所述输出驱动电路23的第一输入端连接，所述输出驱动电路23的第一输出端与所述第一继电器控制输出管脚OA连接，所述逻辑控制电路的第二输出端与所述输出驱动电路23的第二输入端连接，所述输出驱动电路23的第二输出端与所述第二继电器控制输出管脚OB连接。

本实施例的组合逻辑电路22在使用时可以预设IO控制信号与第一控制信号和第二控制信号的对应关系，即不同的IO控制信号对应的第一控制信号和第二控制信号。所述RC振荡电路用于产生时钟源。所述IO输入管脚IO接收外部输入的IO控制信号，将接收IO控制信号输出至所述逻辑控制电路的第二输入端，所述逻辑控制电路用于利用所述时钟源和定时器计时识别IO控制信号，按照预设的所述对应关系进行组合逻辑判断，由所述组合逻辑电路22的第一输出端输出与判断为有效信号的IO控制信号对应的第一控制信号A至所述输出驱动电路23，由所述组合逻辑电路22的第二输出端输出与识别的IO控制信号对应的第二控制信号B至所述输出驱动电路23。

本实施例的组合逻辑电路22能够准确的识别IO控制信号，过滤干扰信号。其中的逻辑控制电路可以由一个数字模块实现。

所述输出驱动电路23包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9、第十三极管Q10、第十一三极管Q11、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15和第十六电阻R16。

所述第一三极管Q1的集电极与所述电源输入管脚VCC连接，所述第一三极管Q1的基极与所述第二三极管Q2的集电极连接，所述第一三极管Q1的基极还通过所述第六电阻R6与所述第一三极管Q1的发射极连接，所述第一三极管Q1的发射极还与所述第五三极管Q5的集电极连接；

所述第二三极管Q2的发射极与所述电源输入管脚VCC连接，所述第二三极管Q2的基极通过所述第七电阻R7与所述电源输入管脚VCC连接，所述第二三极管Q2的基极还通过第八电阻R8分别与所述第九三极管Q9的发射极和所述第十三极管Q10的集电极连接；

所述第四三极管Q4的集电极与所述电源输入管脚VCC连接，所述第四三极管Q4的基极与所述第三三极管Q3的集电极连接，所述第四三极管Q4的基极还通过所述第九电阻R9与所述第四三极管Q4的发射极连接，所述第四三极管Q4的发射极还与所述第九三极管Q9的集电极连接；

所述第三三极管Q3的发射极与所述电源输入管脚VCC连接，所述第三三极管Q3的基极通过所述第十电阻R10与所述电源输入管脚VCC连接，所述第三三极管Q3的基极还通过第十一电阻R11分别与所述第五三极管Q5的发射极和所述第六三极管Q6的集电极连接；

所述第六三极管Q6的基极通过所述第三电阻R3与所述组合逻辑电路22的第一输出端连接，所述组合逻辑电路22的第一输出端还通过所述第四电阻R4和所述第五电阻R5与所述接地管脚GND连接，所述第六三极管Q6的基极还与所述第八三极管Q8的集电极连接，所述第六三极管Q6的发射极与所述第七三极管Q7的基极连接，所述第六三极管Q6的发射极还通过所述第十二电阻R12与所述接地管脚GND连接；

所述第五三极管Q5的基极分别与所述第五三极管Q5的集电极、所述第一继电器输出管脚和所述第七三极管Q7的集电极连接；

所述第七三极管Q7的发射极与所述接地管脚GND连接；

所述第八三极管Q8的发射极与所述接地管脚GND连接，所述第八三极管Q8的基极通过所述第十六电阻R16与所述接地管脚GND连接，所述第八三极管Q8的基极还通过所述第十五电阻R15和所述第十四电阻R14与所述第十三极管Q10的基极连接；

所述第十一三极管Q11的集电极还分别与所述第二继电器控制输出管脚OB和所述第九三极管Q9的集电极连接，所述第十一三极管Q11的基极与所述第十三极管Q10的发射极连接，所述第十一三极管Q11的基极还通过所述第十三电阻R13与所述接地管脚GND连接；

所述第九三极管Q9的基极与所述第九三极管Q9的集电极连接；

所述第十三极管Q10的基极还通过所述第十四电阻R14与所述第二继电器控制输出管脚OB连接，所述第十三极管Q10的基极还与所述第十二三极管的集电极连接；

所述第十二三极管的基极通过所述第五电阻R5与所述接地管脚GND连接。

本实施例的输出驱动电路23中的第一三极管Q1、第十一三极管Q11、第四三极管Q4和第七三极管Q7为大功率三极管；第二三极管Q2、第五三极管Q5、第三三极管Q3和第九三极管Q9及其外围电路的参数配置使得上述4个三极管在导通状态时内阻较低，使得输出的驱动电路较大，典型驱动电流为400mA，最大驱动电流800mA，能驱动各类智能电表使用的继电器以及直流步进电机；而第六三极管Q6、第八三极管Q8、第十三极管Q10和第十二三极管Q12及其外围电路的配合使得驱动三极管的开关电压很低，只需要1.5V左右，可以兼容各类单片机。

所述输出保护电路24包括第一二极管、第二二极管、第三二极管和第四二极管。

所述第一二极管的正极与所述第一三极管Q1的发射极连接，所述第一二极管的负极与所述第一三极管Q1的集电极连接；

所述第二二极管的正极与所述第四三极管Q4的发射极连接，所述第二二极管的负极与所述第四三极管Q4的集电极连接；

所述第三二极管的正极与所述第七三极管Q7的发射极连接，所述第三二极管的负极与所述第七三极管Q7的集电极连接；

所述第四二极管的正极与所述第十一三极管Q11的发射极连接，所述第四二极管的负极与所述第十一三极管Q11的集电极连接。

本实施例的输出保护电路24中，第一二极管、第二二极管、第三二极管和第四二极管为高速续流二极管，具有钳位反向电压功能，能够防止继电器动作时线圈的反向电压破坏内部电路，加上外围电路配合同时有ESD保护功能。

在使用本实施例的继电器驱动芯片时，仅需要MCU的1个IO口进行控制，节省了MCU的IO口资源。其中继电器驱动芯片的组合逻辑电路22可以预设以下4种IO控制信号，以控制继电器控制的状态，如图4所示：

1、当继电器驱动芯片内置下拉电阻保持常态低电平，常态时或者MCU发0时，继电器驱动芯片保持状态，不动作，第一继电器控制输出管脚OA和第二继电器控制输出管脚OB均输出高阻态。

2、当MCU发1时，即高电平，需要保持高电平至少200ms以上，滤除一般脉冲干扰，继电器驱动芯片的第一继电器控制输出管脚OA常高，第二继电器控制输出管脚OB常低，用于驱动非磁保持继电器类需要电平式驱动的器件，如功率开关继电器。

3、当MCU发出连续的脉宽tms高电平，3tms低电平，2tms高电平的组合脉冲信号，t的持续时间至少2ms以上，滤除干扰信号。继电器驱动芯片的第一继电器控制输出管脚OA输出10倍tms的高电平，第二继电器控制输出管脚OB输出10倍tms的低电平，用于驱动磁保持继电器类脉冲式驱动的器件，如负荷开关继电器，或者步进马达等。

4、当MCU发出连续的脉宽2tms高电平，3tms低电平，1tms高电平的组合脉冲信号，t的持续时间至少2ms以上，滤除干扰信号。继电器驱动芯片的第一继电器控制输出管脚OA输出10倍tms的低电平，第二继电器控制输出管脚OB输出10倍tms的高电平，用于驱动磁保持继电器类脉冲式驱动的器件，如负荷开关继电器，或者步进马达等。

5、当输入其他类型的信号时，继电器驱动芯片保持状态，不动作，第一继电器控制输出管脚OA和第二继电器控制输出管脚OB均输出高阻态。

本实施例的继电器驱动芯片利用单个IO实现上述4种状态的控制。由于一个数字IO只有0或者1两种状态，在识别IO控制信号的过程中，本实施例采用RC振荡电路产生时钟以用于定时器对脉宽进行计时/计数，具有简单，成本低的优点。由于RC振荡电路产生的时钟可能会出现误差范围大的不足，本实施例在测脉宽时只需测得一个连续的IO控制信号中高低电平脉宽比例即可识别出IO控制信号是否为有效信号，例如一组tms的高电平+3tm的低电平+2tms高电平即为一个有效信号，至于tms本身偏差多少，并不会影响IO控制信号的识别，避免了时钟误差，保证了识别IO控制信号的准确性。同时驱动输出时间为10倍的tms时间，t的持续时间只要大于2ms即可，驱动输出时间在20ms以上可编程，能驱动所有脉冲型负荷继电器或步进马达，或是电平型的功率开关继电器。

本实施例的一种电表，包括本实施例的继电器驱动芯片、MCU和继电器。

所述MCU的输出端与所述继电器驱动芯片的IO输入管脚IO连接，所述继电器的第一输入端与所述继电器驱动芯片的第一继电器控制输出管脚OA连接，所述继电器的第二输入端与所述继电器驱动芯片的第二继电器控制输出管脚OB连接。

所述MCU的输出端输出IO控制信号至所述IO输入管脚IO，所述第一继电器控制输出管脚OA输出对应的电平至所述继电器的第一输入端，所述第二继电器控制输出管脚OB输出对应的电平至所述继电器的第二输入端，以驱动所述继电器。

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。