开关电容电路中运算放大器输入端的共模电压调节电路的制作方法

本发明涉及芯片设计领域，具体涉及到高速开关电容电路中的共模电压调节电路。

背景技术：

开关电容电路是一类应用极为广泛的模数混合集成电路，可用来构造高性能放大器，滤波器，模数转换器(ADC)等等。如图1所示，一个典型的全差分开关电容放大器电路一般包括多个开关、电容和一个运算放大器。其中开关电路一般为NMOS，PMOS或CMOS形式。开关电容电路通常在一个双相时钟控制下运行：在采样周期，输入开关S1P和S1N导通，输入电压被采样到采样电容C1P和C1N(C1P,C1N大小相同)上面，而反馈电容C2P和C2N(C2P和C2N大小相同)则被复位，清除原有贮存的电荷。在这个周期，运算放大器也被复位，其差分输入端通过采样开关连接到一个固定偏置电压VCMIN上。采样周期之后是放大周期，输入开关S1P和S1N断开，输入电容C1P和C1N被复位，其中贮存电荷转移到反馈电容C2P和C2N上面，完成放大功能，其放大增益设为Gain，放大增益由采样电容和反馈电容的比例决定，即公式(1)，

Gain＝CS/CF (1)

其中：

CS＝C1P/CIN (2)

CF＝C2P/C2N (3)

值得注意的是，在放大周期，运算放大器的输入端实际上是悬空的，其电压一般保持在采样周期的值上(即VCMIN)。但在实际电路中，由于受开关的电荷注入、输入共模与复位共模失配等多种因素影响，放大周期的运放输入电压可能大幅度偏离VCMIN，引起运放性能下降甚至失效。这是在高性能开关电容电路中一个非常重要的设计细节，一般通过减小开关的电荷注入或增加运放输入共模的范围来增加设计鲁棒性，但在低电压和高速电路中，运放能承受的输入共模范围一般很小，开关电荷的注入却可能很大，非常难以让电路保持在最佳工作状态。

技术实现要素：

发明目的：为了调节共模电压，确保开关电容电路中的运放工作在最佳的直流共模偏置点，本发明提供一种开关电容电路中运算放大器输入端的共模电压调节电路。

技术方案：一种开关电容电路中运算放大器输入端的共模电压调节电路，包括第一部分和第二部分，第一部分与第二部分相同，第一部分包括电容和供电电路，所述电容的一端与供电电路的输出端电连接，电容的另一端与运算放大器的反相输入端电连接，所述供电电路用于给电容充放电；第二部分与运算放大器的同相输入端电连接。

进一步的，所述供电电路包括反相驱动器，所述反相驱动器的输入端接时钟信号，所述时钟信号与开关电容电路的放大周期时钟同相位或反相位。

进一步的，所述供电电路包括第一开关、第二开关、第一直流电压及第二直流电压，第一开关的一端接第一直流电压，第一开关另一端接所述电容；第二开关的一端接第二直流电压，第二开关的另一端接至第一开关与电容的连接处，第一直流电压与第二直流电压不相等。

进一步的，还包括第一缓冲器、第二缓冲器及积分器，第一缓冲器的输入端连接运算放大器的反相输入端，第二缓冲器的输入端连接运算放大器的同相输入端，第一缓冲器的输出端和第二缓冲器的输出端连接到积分器的两个输入端，所述积分器的输出端用于驱动第一直流电压和/或第二直流电压。

进一步的，所述积分器包括第一采样电容、第二采样电容、积分电容及积分运放，第一缓冲器的输出端经第一采样开关与第一采样电容的一端连接，第二缓冲器的输出端经第二采样开关与第二采样电容的一端连接；运算放大器的参考共模电压通过第三采样开关接至第一采样开关与第一采样电容的连接处；参考共模电压通过第四采样开关接至第二采样开关与第二采样电容的连接处；第一采样电容与第二采样电容的另一端均与积分运放的反相输入端连接，积分运放的反相输入端经积分电容与积分运放的输出端连接。

进一步的，所述共模电压调节电路与开关电容电路集成在芯片中。

有益效果：本发明提供的一种开关电容电路中运算放大器输入端的共模电压调节电路，可以调节运算放大器的输入端共模电压，确保开关电容电路中的运放工作在最佳的直流共模偏置点；电路结构简单，设计巧妙；改进后的电路对主电路的负荷增加很小，影响很小；功耗和面积的增加也很小，制造成集成芯片的成本低廉。

附图说明

图1为现有的开关电容放大器的电路结构图；

图2为实施例一的开关电容放大器的电路结构图；

图3为实施例二的开关电容放大器的电路结构图；

图4为实施例三的开关电容放大器的电路结构图；

图5为实施例三中的积分器的电路结构图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明。

实施例一：在现有的基本开关电容放大器电路的基础上，在运算放大器的输入端增加了一个共模调节电路，如图2所示，包括第一部分和第二部分，第一部分包括电容CCMP和反相驱动器INVP，所述电容CCMP的一端与反相驱动器INVP的输出端电连接，电容CCMP的另一端与运算放大器OTA的反相输入端电连接。第二部分包括电容CCMN和反相驱动器INVN，所述电容CCMN的一端与反相驱动器INVN的输出端电连接，电容CCMN的另一端与运算放大器OTA的同相输入端电连接。所述反相驱动器INVP和反相驱动器INVN的输入端均接一个时钟信号，所述时钟信号与开关电容电路的放大周期时钟同相位或反相位，当该时钟信号周期与开关电容放大周期同相时，共模电压减小；当该时钟信号周期与开关电容放大周期反相时，共模电压增大。第一部分的电容CCMP和第二部分的电容CCMN大小相同，反相驱动器INVP和反相驱动器INVN的大小根据需要共模调节的值来选取。

该电路的工作原理如下：在采样周期，电容CCMP和电容CCMN在反相驱动器INVP和反相驱动器INVN的驱动下连接到地或电源。在放大周期，电容CCMP和电容CCMN在反相驱动器INVP和反相驱动器INVN的驱动下切换连接到电源或地，增大注入运放输入节点的净共模电荷为：QCM＝VDD*CCM，其中VDD为电源电压值，而CCM为电容CCMP或电容CCMN的电容值。相应的，运算放大器输入端的共模电压会由注入的共模电荷而改变，设运算放大器输入端的共模电压为DVCMIN，则DVCMIN的计算公式见式(4)：

DVCMIN＝QCM/(CS+CF)＝VDD*CCM/(CS+CF) (4)

从而达到共模电压调节目的。在电路设计中，运算放大器的输入共模的漂移范围一般为几十毫伏到几百毫伏，而VDD一般1V到5V，所以为消除共模漂移而增加的电容值一般只有采样电容的百分之一到十分之一，对电路的噪声、反馈系数等影响很小，可忽略不计。另外，该电路设计简单巧妙，功耗和面积的增加也很小，对于制造集成芯片而言较有优势，是一种低成本的性能加强电路。

实施例二：如图3所示，本实施例的共模调节电路包括第一部分和第二部分，第一部分包括电容CCMP、第一开关SCMP1、第二开关SCMP2及第一直流电压V1，第一开关SCMP1的一端接第一直流电压V1，第一开关SCMP1另一端接所述电容CCMP；第二开关SCMP2的一端接第二直流电压V2，第二开关SCMP2的另一端接至第一开关SCMP1与电容CCMP的连接处。电容CCMP的另一端与运算放大器OTA的反相输入端电连接。第二部分包括电容CCMN、第一开关SCMN1、第二开关SCMN2及第一直流电压V1，第一开关SCMN1的一端接第一直流电压V1，第一开关SCMN1另一端接所述电容CCMN；第二开关SCMN2的一端接第二直流电压V2，第二开关SCMN2的另一端接至第一开关SCMN1与电容CCMN的连接处。电容CCMN的另一端与运算放大器OTA的同相输入端电连接。

该电路的原理与实施例一的电路很相似，唯一区别是，共模电压调节的值是与第一直流电压V1和第二直流电压V2的差值成正比的，与电源电压VDD无关，因此，除了实施例一所达到的效果，还提供了更多的设计灵活性。

实施例三：该实施例在实施例二的基础上增加了一个闭环动态电路，如图4所示，除了实施例二的电路结构以外，还包括第一缓冲器BUFP、第二缓冲器BUFN及积分器INTEG1，第一缓冲器BUFP的输入端连接运算放大器OTA的反相输入端，第二缓冲器BUFN的输入端连接运算放大器OTA的同相输入端，第一缓冲器BUFP的输出端和第二缓冲器BUFN的输出端连接到积分器INTEG1的两个输入端，所述积分器INTEG1的输出端用于驱动第一直流电压V1和/或第二直流电压V2。

积分器INTEG1的结构见图5所示，包括第一采样电容CS1、第二采样电容CS2、积分电容CI1及积分运放OP1，第一缓冲器BUFP的输出端经第一采样开关S1与第一采样电容CS1的一端连接，第二缓冲器BUFN的输出端经第二采样开关S2与第二采样电容CS2的一端连接；运算放大器OP1的参考共模电压VCMIN_REF通过第三采样开关S3接至第一采样开关S1与第一采样电容CS1的连接处；参考共模电压VCMIN_REF通过第四采样开关S4接至第二采样开关S2与第二采样电容CS2的连接处；第一采样电容CS1与第二采样电容CS2的另一端均与积分运放OP1的反相输入端连接，积分运放OP1的反相输入端经积分电容CI1与积分运放OP1的输出端连接。

实施例一和实施例二的实现是一种开环调节方式，而实施例三是一种闭环共模电路调节电路，相比较开环调节方式而言增加了反馈，使调节效果更好。整个电路的工作原理是：通过积分器INTEG1把实际运算放大器OTA输入的共模电压与参考共模电压进行比较，用差值来驱动调节电路的电压，通过闭环机制，使运放的实际共模电压锁定在参考共模电压。这种动态调节使运算放大器OTA在电路工作情况变化，共模漂移也发生变化的情况下仍能将共模电压稳定在预设的参考电压，从而使开关电容电路更加鲁棒。