技术特征：
技术总结
本发明涉及一种具备帧对齐功能的高速串并转换电路，能够实现高速串行数据到并行数据的转换，电路主体包括三个模块：时钟管理模块，可以产生各种相位的时钟，用于串行数据采样及解串模块和帧对齐模块；串行数据采样及解串模块，对串行数据进行采样，利用时钟管理模块输出的时钟进行上升沿和下降沿的同步采样，并利用移位寄存器组帧成并行数据；帧对齐模块，对前级的并行数据进行帧对齐，比较发送数据和组帧之后的并行数据，根据比对结果对并行数据进行移位重组，保证最终并行输出的准确性。本发明结构简单，使用灵活，可靠性高，能够满足高速串行通信系统中串并转换的要求。
技术研发人员：邵健
受保护的技术使用者：中国电子科技集团公司第五十八研究所
技术研发日：2017.06.28
技术公布日：2017.09.29