一种用于级联积分梳状滤波器的补偿滤波器的制作方法

本实用新型涉及数字信号处理技术领域，具体为一种用于级联积分梳状滤波器的补偿滤波器。

背景技术：

近几年来，物联网(Internet of Things，IOT)、虚拟现实(Virtual Reality， VR)、人工智能(Artificial Intelligence，AI)等技术的发展越来越迅猛，与其相关的智能家居、VR眼镜等硬件终端设备也被迅速地生产出来。这些硬件终端设备本质上就是实现人机交互，为了实现人机交互，就需要数字信号处理和通信，而完成这些数字信号处理和通信，就需要模数转换器(ADC)。

但是，随着人们对精度和性能的要求越来越高，普通的ADC根本就达不到那样的精度，此时就只能由采用过采样技术的∑-△ADC胜任。目前，TI和 ADI都已经有32位分辨率的产品了。为什么∑-△ADC可以达到如此高的精度呢？其原因是因为∑-△ADC是由∑-△调制器和数字抽取滤波器两部分构成的。这两部分中，∑-△调制器采用过采样技术，将信号转化为高频低精度的比特流形式，并且采用噪声整形技术，在调制的过程中将噪声能量搬移到高频带上，剩下在低频带内的噪声能量就变得非常少，并且随着调制器阶数的升高，低频部分的噪声能量越来越小；而数字抽取滤波器就是将调制器的高频低精度的比特流信号进行降采样和滤波，将信号以Nyquist频率输出，从而将调制器的高频低精度信号还原为低频高精度的数字信号。

附图1是用来进行大倍率抽取(降采样)的数字抽取滤波器的一般结构组成框图。第一级一般为CIC滤波器，用来进行大倍率抽取滤波，但是随着 CIC滤波器抽取倍数的增加，CIC的通带滚降将会越来越大，并且其阻带衰减一般不够大，这两点导致不能满足数字抽取滤波器整体的指标要求，此时就只能对CIC滤波器的通带滚降进行补偿，对阻带衰减进行增大。基于此，第二级一般为补偿滤波器，用来对第一级CIC滤波器进行补偿，同时完成自身的2倍抽取滤波。

目前现有技术的CIC补偿滤波器的结构一般是根据MATLAB中的filter- builder或fvtool或FDAtool工具进行自动化设计，然后可以得到CIC补偿滤波器的一般结构图，类型为多相分解直接型(Direct-Form FIR Ployphase Decomposition)或多项分解转置型(Direct-Form FIR Transposed Ployphase Decomposition)。

然而，由于CIC补偿滤波器属于一般FIR滤波器，其系数并不像CIC滤波器那样全为1，而是介于-1到1之间的无限长小数。FIR滤波器算法实现的本质就是数据经过一系列的延迟之后和对应的系数相乘，最后再相加得到输出结果，因此就不可避免的会使用乘法。但是乘法在FPGA实现或者ASIC实现时，却是非常耗费硬件资源的，为此，现有算法技术是采用移位加减运算的方法代替原有的乘法；为了进一步减少移位加减法的运算次数，人们发明了一种规范符号字(Canonic Signed Digit，CSD)的编码方式来有效减少移位加减的运算次数；采用了多相分解技术来改进先抽取再进行滤波的直接型CIC 补偿滤波器结构(如附图2)，由此得到了多相分解直接型的2倍抽取CIC补偿滤波器(附图3)；另一方面，根据一般FIR滤波器系数对称的特性，人们根据系数的对称性提出了附图4所示的改进结构来改进直接型结构。

虽然如上面所说已经有多种技术可以解决上述CIC补偿滤波器的资源消耗过大问题，但是在面积、功耗、速度三者之间存在矛盾的FPGA应用和ASIC 芯片设计上，上述的已有技术带来的补偿滤波器的结构改进在某些情形下仍然不能满足人们的要求。

技术实现要素：

本实用新型的目的在于提供一种用于级联积分梳状滤波器的补偿滤波器，在保证补偿滤波器功能和性能的前提下，进一步减小补偿滤波器的面积和功耗，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案。

一种用于级联积分梳状滤波器的补偿滤波器，由抽取电路和滤波电路构成，其特征在于：所述抽取电路为单端输入双端输出的三端口电路，输入为 DIN，输出为OUT1、OUT2；所述滤波电路包含第一子滤波器和第二子滤波器，为双端输入单端输出的三端口电路，输入为IN1、IN2，输出为DOUT； DIN接补偿滤波器的输入Input，OUT1接IN1，OUT2接IN2，DOUT接补偿滤波器的输出Output；所述抽取电路由第一抽取器D1、第二抽取器D2和第零抽头tap0组成；第一抽取器D1的输入端接补偿滤波器的输入端，第一抽取器D1的输出为滤波电路中的第二子滤波器输入；第零抽头tap0的输入端接补偿滤波器的输入端，第零抽头tap0的输出端接第二抽取器D2的输入端，第二抽取器D2的输出为滤波电路中的第一子滤波器输入。

优选地，所述滤波电路根据滤波器长度L(L＝N+1，N为滤波器阶数) 的奇偶性分为Ⅰ型结构和Ⅱ型结构；滤波器长度L是奇数时为Ⅰ型结构，Ⅰ型结构的第一子滤波器由第五电路单元、多个第二电路单元、第四电路单元 (或第三电路单元)顺序级联而成，第二滤波器由第一电路单元、多个第二电路单元、第三电路单元(或第四电路单元)顺序级联而成；滤波器长度L 是偶数时为Ⅱ型结构，Ⅱ型结构的第二子滤波器由第五电路单元、多个第二电路单元、第六电路单元顺序级联而成，第一子滤波器为一根硬连线。

优选地，所述第一电路单元为三端输入双端输出的五端口电路，其输入分别为INA1、INA2和INA3，输出分别为OUTA1和OUTA2；第一电路单元的内部含有两个加法器，加法器分别为adderA1和adderA2，一个系数coeffA， INA1接adderA的一个输入，INA2接adderA的另外一个输入，INA1又直接和OUTA1相连，adderA的输出接coeffA的输入，coeffA的输出接adderA2 的一个输入，INA3接adderA2的另外一个输入，adderA2的输出接OUTA2。

优选地，所述第二电路单元为为三端输入三端输出的六端口电路，其输入分别为INB1、INB2和INB3，输出分别为OUTB1、OUTB2和OUTB3；第二电路单元的内部含有两个抽头、两个加法器和一个系数coeffB，两个抽头分别为tapB1和tapB2，两个加法器分别为adderB1和adderB2；INB1接tapB1 的输入，tapB1的输出接adderB1的一个输入，INB2接adderB1的另外一个输入，INB2同时接tapB2的输入，INB3接adderB2的一个输入，adderB1的输出接coeffB的输入，coeffB的输出接adderB2的另外一个输入，tapB1的输出接OUTB1，tapB2的输出接OUTB2，adderB2的输出接OUTB3。

优选地，所述第三电路单元为单端输入单端输出的二端口电路，其输入为INC，输出为OUTC；第三电路单元的内部只含有一个抽头tapC，INC接 tapC的输入，tapC的输出接OUTC。

优选地，所述第四电路单元为双端输入双端输出的四端口电路，其输入分别为IND1和IND2，输出分别为OUTD1和OUTD2；第四电路单元的内部含有两个抽头、一个系数coeffD和一个加法器adderD；其中两个抽头分别为 tapD1和tapD2；IN1接tapD1的输入，tapD1的输出接tapD2的输入，tapD2 的输出接OUTD1，tapD1的输出同时接coeffD的输入，coeffD的输出接adderD 的一个输入，IND2接adderD的另外一个输入，adderD的输出接OUTD2。

优选地，所述第五电路单元为双端输入双端输出的四端口电路，其输入分别INE1和INE2，输出分别为OUTE1和OUTE2；第五电路单元的内部含有一个加法器adderE和一个系数coeffE，INE1接adderE的一个输入，INE2 接adderE的另外一个输入，INE1又直接和OUTE1相连，adderE的输出接 coeffE的输入，coeffE的输出接OUTE2。

优选地，所述第六电路单元为三端输入双端输出的五端口电路，其输入分别为INF1、INF2和INF3，输出为OUTF1和OUTF2；第六电路单元的内部含有两个抽头、两个加法器和一个系数coeffF，其中两个抽头分别为tapF1 和tapF2，加法器分别为adderF1和adderF2；INF1接tapF1的输入，tapF1的输出接adderF1的一个输入，INF2接tapF2的输入，tapF2的输出接OUTF1， INF2同时接adderF1的另外一个输入，adderF1的输出接coeffF的输入，coeffF 的输出接adderF2的一个输入，INF3接adderF2的另外一个输入，adderF2的输出接OUTF2。

优选地，在L为奇数的前提下，若L＝2n+1且L≠4n+1(n为正整数)，则Ⅰ型结构的第二子滤波器上有1个第一电路单元、(L-3)/4个第二电路单元和1个第三电路单元；其中，第一电路单元的输入INA1接抽取电路第一抽取器D1的输出，第一电路单元的输入INA2接第一个第二电路单元的输出 OUTB2，第一电路单元的输入INA3接第一子滤波器中的第四电路单元的输出OUTD2，第一电路单元的输出OUTA1接第二电路单元的输入INB1，第一电路单元的输出OUTA2接第二电路单元的输入INB3；第一个第二电路单元到第(L-3)/4个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的 INB3；第(L-3)/4个第二电路单元的输出OUTB1接第三电路单元的输入INC，第(L-3)/4个第二电路单元的输入INB2接第三电路单元的输出OUTC；第 (L-3)/4个第二电路单元的输出OUTB3作为整个补偿滤波器的输出Output；Ⅰ型结构的第一子滤波器上有1个第五电路单元、(L-7)/4个第二电路单元和1 个第四电路单元；其中，第五电路单元的输入INE1接抽取电路第二抽取器 D2的输出，第五电路单元的输入INE2接第一个第二电路单元的输出OUTB2，第五电路单元的输出OUTE1接第一个第二电路单元的输入INB1，第五电路单元的输出OUTE2接第一个第二电路单元的输入INB3；第一个第二电路单元到第(L-7)/4个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第(L-7)/4个第二电路单元的输出OUTB1接第四电路单元的输入IND1，第(L-7)/4个第二电路单元的输入INB2接第四电路单元的输出OUTD1，第(L-7)/4个第二电路单元的输入OUTB3接第四电路单元的输入IND2；第四电路单元的输出OUTD2接第二子滤波器上第一电路单元的输入INA3；

在L为奇数的前提下，若L＝2n+1且L＝4n+1(n为正整数)，则Ⅰ型结构的第二子滤波器上有1个第一电路单元、(L-5)/4个第二电路单元和1个第四电路单元；其中，第一电路单元的输入INA1接抽取电路模块第一抽取器D1 的输出，第一电路单元的输入INA2接第一个第二电路单元的输出OUTB2，第一电路单元的输入INA3接第一子滤波器中的第四电路单元的输出OUTD2，第一电路单元的输出OUTA1接第二电路单元的输入INB1，第一电路单元的输出OUTA2接第二电路单元的输入INB3；第一个第二电路单元到第(L-5)/4 个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第 (L-5)/4个第二电路单元的输出OUTB1接第四电路单元的输入IND1，第(L-5)/4 个第二电路单元的输入INB2接第三电路单元的输出OUTD1；第(L-5)/4个第二电路单元的输出OUTB3接第四电路单元的输入IND2，第四电路单元的输出OUTD2作为整个补偿滤波器的输出Output；Ⅰ型结构的第一滤波器上有1 个第五电路单元、(L-5)/4个第二电路单元和1个第三电路单元；其中，第五电路单元的输入INE1接抽取电路第二抽取器D2的输出，第五电路单元的输入INE2接第一个第二电路单元的输出OUTB2，第五电路单元的输出OUTE1 接第一个第二电路单元的输入INB1，第五电路单元的输出OUTE2接第一个第二电路单元的输入INB3；第一个第二电路单元到第(L-5)/4个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2 接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第(L-5)/4个第二电路单元的输出OUTB1接第三电路单元的输入INC，第(L-5)/4个第二电路单元的输入INB2接第三电路单元的输出OUTC；第(L-5)/4个第二电路单元的输入OUTB3接第二子滤波器上第一电路单元的输入INA3。

优选地，在L为偶数的前提下，Ⅱ型结构上有1个第五电路单元、(L-4)/2 个第二电路单元和一个第六电路单元；其中，第五电路单元的输入INE1接抽取电路第一抽取器D1的输出，第五电路单元的输入INE2接第一个第二电路单元的输出OUTB2，第五电路单元的输出OUTE1接第一个第二电路单元的输入INB1，第五电路单元的输出OUTE2接第一个第二电路单元的输入INB3；第一个第二电路单元到第(L-4)/2个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第(L-4)/2个第二电路单元的输出OUTB1接第六电路单元的输入INF1，第(L-4)/2个第二电路单元的输入INB2接第六电路单元的输出OUTF1，第(L-4)/2个第二电路单元的输出OUTB3接第六电路单元的输入INF3，第六电路单元的输入INF2接抽取电路第二抽取器D2的输出，第六电路单元的输出OUTF2作为整个补偿滤波器的输出Output。

与现有技术相比，本实用新型的有益效果是：本用于级联积分梳状滤波器的补偿滤波器，通过上述的结构改进巧妙地降低系数的数量和与系数进行乘运算相关的寄存器数量，从而达到大量地降低寄存器和查找表的数量，最终达到降低面积和功耗的目的。该补偿滤波器结构具体的特征和优点将通过实施例结合附图来进行详细说明。

附图说明

图1是一般大倍率数字抽取滤波器的结构图；

图2是采用了先抽取再进行滤波的直接型补偿滤波器的结构图；

图3是采用了多相分解技术的直接型的补偿滤波器；

图4是采用了系数对称技术的补偿滤波器的结构图；

图5是本实用新型的整体框图；

图6是本实用新型的补偿滤波器的滤波器长度L为奇数时的结构组成示意图；

图7是本实用新型的补偿滤波器的滤波器长度L为偶数时的结构组成示意图；

图8是第一、第二、第三、第四、第五和第六电路单元电路图；

图9(A)是现有技术实现的29阶多相分解直接型补偿滤波器结构图；

图9(B)是本实用新型实施例中的29阶补偿滤波器结构图；

图10是本实用新型实施例中的补偿滤波器的幅频特性曲线图；

图11是本实用新型实施例中的CIC滤波器和补偿滤波器级联之后的幅频曲线图；

图12(A)是现有技术实现的补偿滤波器的时域波形图；

图12(B)是本实用新型实施例实现的补偿滤波器的时域波形图；

图13(A)是现有技术实现的补偿滤波器的FFT频谱分析图；

图13(B)是本实用新型实施例实现的补偿滤波器的FFT频谱分析图。

具体实施方式

下面将结合本发明实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-8，本实用新型提供一种技术方案：一种用于级联积分梳状滤波器的补偿滤波器，包括补偿滤波器，所述补偿滤波器由抽取电路和滤波电路构成；所述抽取电路模块为单端输入双端输出的三端口电路，输入为DIN，输出为OUT1和OUT2；所述滤波电路为包含第一子滤波器和第二子滤波器的双端输入单端输出的三端口电路，输入为IN1和IN2，输出为DOUT；DIN 接补偿滤波器的输入Input，OUT1接IN1，OUT2接IN2，DOUT接补偿滤波器的输出Output；所述抽取电路由第一抽取器D1、第二抽取器D2和第零抽头tap0组成；第一抽取器D1的输入端接补偿滤波器的输入端，第一抽取器 D1的输出为滤波电路中的第二子滤波器输入；第零抽头tap0的输入端接补偿滤波器的输入端，第零抽头tap0的输出端接第二抽取器D2的输入端，第二抽取器D2的输出为滤波电路中的第一子滤波器输入。

滤波电路模块需要根据滤波器长度L(L＝N+1，N为滤波器阶数)的奇偶性分为Ⅰ型结构和Ⅱ型结构；滤波器长度L是奇数时为Ⅰ型结构，Ⅰ型结构的第一子滤波器由第五电路单元、第二电路单元、第四电路单元(或第三电路单元)顺序级联而成，第二子滤波器由第一电路单元、第二电路单元、第三电路单元(或第四电路单元)顺序级联而成，其中第二电路单元均设置多个；滤波器长度L是偶数时为Ⅱ型结构，Ⅱ型结构由第五电路单元、第二电路单元、第六电路单元顺序级联而成，其中第二电路单元设置多个。

Ⅰ型结构的资源使用情况为，使用了L-1个抽头、个系数、L-1个加法器和2个两倍抽取器；Ⅱ型结构的资源使用情况为，使用了L-1个抽头、个系数、L-1个加法器和2个两倍抽取器。

第一电路单元为三端输入双端输出的五端口电路，其输入分别为INA1、 INA2和INA3，输出分别为OUTA1和OUTA2；第一电路单元的内部含有两个加法器和一个系数coeffA，其中两个加法器分别为adderA1和adderA2； INA1接adderA的一个输入，INA2接adderA的另外一个输入，INA1又直接和OUTA1相连，adderA的输出接coeffA的输入，coeffA的输出接adderA2 的一个输入，INA3接adderA2的另外一个输入，adderA2的输出接OUTA2。

第二电路单元为三端输入三端输出的六端口电路，其输入分别为INB1、 INB2和INB3，输出分别为OUTB1、OUTB2和OUTB3；第二电路单元的内部含有两个抽头、两个加法器和一个系数coeffB，其中两个抽头分别为tapB1 和tapB2，两个加法器分别为adderB1和adderB2；INB1接tapB1的输入，tapB1 的输出接adderB1的一个输入，INB2接adderB1的另外一个输入，INB2同时接tapB2的输入，INB3接adderB2的一个输入，adderB1的输出接coeffB的输入，coeffB的输出接adderB2的另外一个输入，tapB1的输出接OUTB1，tapB2 的输出接OUTB2，adderB2的输出接OUTB3。

第三电路单元为单端输入单端输出的二端口电路，其输入为INC，输出为OUTC；第三电路单元的内部只含有一个抽头tapC，INC接tapC的输入， tapC的输出接OUTC。

第四电路单元为双端输入双端输出的四端口电路，其输入分别为IND1和 IND2，输出分别为OUTD1和OUTD2；第四电路单元的内部含有两个抽头、一个系数coeffD和一个加法器adderD；其中两个抽头分别为tapB1和tapB2，； IN1接tapD1的输入，tapD1的输出接tapD2的输入，tapD2的输出接OUTD1， tapD1的输出同时接coeffD的输入，coeffD的输出接adderD的一个输入，IND2 接adderD的另外一个输入，adderD的输出接OUTD2。

第五电路单元为双端输入双端输出的四端口电路，其输入分别INE1和 INE2，输出分别为OUTE1和OUTE2；第五电路单元的内部含有一个加法器adderE和一个系数coeffE，INE1接adderE的一个输入，INE2接adderE的另外一个输入，INE1又直接和OUTE1相连，adderE的输出接coeffE的输入， coeffE的输出接OUTE2。

第六电路单元为三端输入双端输出的五端口电路，其输入分别为INF1、 INF2和INF3，输出为OUTF1和OUTF2；第六电路单元的内部含有两个抽头、两个加法器和一个系数coeffF，其中两个抽头分别为tapF1和tapF2，两个加法器分别为adderF1和adderF2；INF1接tapF1的输入，tapF1的输出接adderF1 的一个输入，INF2接tapF2的输入，tapF2的输出接OUTF1，INF2同时接 adderF1的另外一个输入，adderF1的输出接coeffF的输入，coeffF的输出接adderF2的一个输入，INF3接adderF2的另外一个输入，adderF2的输出接 OUTF2。

在L为奇数的前提下，若L＝2n+1且L≠4n+1(n为正整数)，则Ⅰ型结构的第二子滤波器上有1个第一电路单元、个第二电路单元和1个第三电路单元；其中，第一电路单元的输入INA1接抽取电路模块第一抽取器(D1) 的输出，第一电路单元的输入INA2接第一个第二电路单元的输出OUTB2，第一电路单元的输入INA3接第一子滤波器中的第四电路单元的输出OUTD2，第一电路单元的输出OUTA1接第二电路单元的输入INB1，第一电路单元的输出OUTA2接第二电路单元的输入INB3；第一个第二电路单元到第个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第个第二电路单元的输出OUTB1接第三电路单元的输入INC，第个第二电路单元的输入INB2接第三电路单元的输出OUTC；第个第二电路单元的输出 OUTB3作为整个补偿滤波器的输出Output；Ⅰ型结构的第一子滤波器上有1 个第五电路单元、个第二电路单元和1个第四电路单元；其中，第五电路单元的输入INE1接抽取电路模块第二抽取器(D2)的输出，第五电路单元的输入INE2接第一个第二电路单元的输出OUTB2，第五电路单元的输出 OUTE1接第一个第二电路单元的输入INB1，第五电路单元的输出OUTE2接第一个第二电路单元的输入INB3；第一个第二电路单元到第个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2 接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第个第二电路单元的输出OUTB1接第四电路单元的输入IND1，第个第二电路单元的输入INB2接第四电路单元的输出OUTD1，第个第二电路单元的输入OUTB3 接第四电路单元的输入IND2；第四电路单元的输出OUTD2接第二子滤波器上第一电路单元的输入INA3；

在L为奇数的前提下，若L＝2n+1且L＝4n+1(n为正整数)，则Ⅰ型结构的第二子滤波器上有1个第一电路单元、个第二电路单元和1个第四电路单元；其中，第一电路单元的输入INA1接抽取电路模块第一抽取器(D1) 的输出，第一电路单元的输入INA2接第一个第二电路单元的输出OUTB2，第一电路单元的输入INA3接第一子滤波器中的第四电路单元的输出OUTD2，第一电路单元的输出OUTA1接第二电路单元的输入INB1，第一电路单元的输出OUTA2接第二电路单元的输入INB3；第一个第二电路单元到第个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第个第二电路单元的输出OUTB1接第四电路单元的输入IND1，第个第二电路单元的输入INB2接第三电路单元的输出OUTD1；第个第二电路单元的输出OUTB3接第四电路单元的输入IND2，第四电路单元的输出OUTD2作为整个补偿滤波器的输出Output；Ⅰ型结构的第一子滤波器上有1个第五电路单元、个第二电路单元和1个第三电路单元；其中，第五电路单元的输入INE1接抽取电路模块第二抽取器(D2)的输出，第五电路单元的输入INE2 接第一个第二电路单元的输出OUTB2，第五电路单元的输出OUTE1接第一个第二电路单元的输入INB1，第五电路单元的输出OUTE2接第一个第二电路单元的输入INB3；第一个第二电路单元到第个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第个第二电路单元的输出 OUTB1接第三电路单元的输入INC，第个第二电路单元的输入INB2接第三电路单元的输出OUTC；第个第二电路单元的输入OUTB3接第二子滤波器上第一电路单元的输入INA3。

在L为偶数的前提下，Ⅱ型结构上有1个第五电路单元、个第二电路单元和一个第六电路单元；其中，第五电路单元的输入INE1接抽取电路模块第一抽取器(D1)的输出，第五电路单元的输入INE2接第一个第二电路单元的输出OUTB2，第五电路单元的输出OUTE1接第一个第二电路单元的输入 INB1，第五电路单元的输出OUTE2接第一个第二电路单元的输入INB3；第一个第二电路单元到第个第二电路单元依次相连，连接关系为前一级的 OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的 OUTB3接后一级的INB3；第个第二电路单元的输出OUTB1接第六电路单元的输入INF1，第个第二电路单元的输入INB2接第六电路单元的输出 OUTF1，第个第二电路单元的输出OUTB3接第六电路单元的输入INF3，第六电路单元的输入INF2接抽取电路模块第二抽取器(D2)的输出，第六电路单元的输出OUTF2作为整个补偿滤波器的输出Output。

一种用于级联积分梳状滤波器的补偿滤波器频率响应为：即CIC滤波器的降采样率R₁＝64，差分延迟因子M＝1，CIC的级联级数N＝4级。根据通阻带和纹波要求，设计出的补偿滤波器的阶数为29 阶，滤波器长度L＝30(阶数为29阶)，为偶数，所以滤波器结构采用如附图 9(B)所示的结构。

该补偿滤波器包含“抽取电路”和“滤波电路”两个部分。

“抽取电路”部分：由两个2倍抽取器(第一抽取器D1、第二抽取器 D2)和一个抽头(第零抽头tap0)组成，第一抽取器(D1)的输入接补偿滤波器的输入端，D1的输出作为后面滤波电路中的第二子滤波器输入；第零抽头(tap0)的输入同样接补偿滤波器的输入端，第零抽头(tap0)的输出接第二抽取器(D2)的输入端，第二抽取器(D2)的输出作为后面滤波电路中的第一子滤波器输入。

“滤波电路”部分：此时结构是类似于附图7右半部分所示的Ⅱ型结构，由1个第五电路单元、13个第二电路单元和1个第六电路单元按顺序级联而成。其中，第五电路单元的输入INE1接抽取电路第一抽取器(D1)的输出，第五电路单元的输入INE2接第一个第二电路单元的输出OUTB2，第五电路单元的输出OUTE1接第一个第二电路单元的输入INB1，第五电路单元的输出OUTE2接第一个第二电路单元的输入INB3；第一个第二电路单元到第十三个第二电路单元依次相连，连接关系为前一级的OUTB1接后一级的INB1，前一级的INB2接后一级的OUTB2，前一级的OUTB3接后一级的INB3；第十三个第二电路单元的输出OUTB1接第六电路单元的输入INF1，第十三个第二电路单元的输入INB2接第六电路单元的输出OUTF1，第十三个第二电路单元的输出OUTB3接第六电路单元的输入INF3，第六电路单元的输入 INF2接抽取电路第二抽取器(D2)的输出，第六电路单元的输出OUTF2作为整个补偿滤波器的输出Output。

在本实施例中，补偿滤波器的通带边界频率设为10KHz(归一化频率 0.128)，阻带边界频率设为40KHz(归一化频率为0.512)，滤波器系数进行 24位量化。此补偿滤波器的幅频特性曲线如附图10所示。

附图11是将CIC滤波器和此补偿滤波器进行级联之后CIC滤波器、补偿滤波器和补偿滤波器对CIC滤波器进行补偿之后的幅频特性曲线图。从附图 10中可知，补偿之后在10KHz处的通带纹波约为-0.004dB，满足系统要求的不大于±0.01dB的通带纹波要求。

附图12(A)是现有技术实现的多相分解直接型结构的补偿滤波器输出滤波数据的时域波形图，附图12(B)是本发明结构的补偿滤波器输出的滤波数据的时域波形图。对比图12(A)和图12(B)，发现二者均可以完成补偿滤波器该有的抽取、补偿和滤波功能。

附图13(A)是现有技术实现的多相分解直接型结构的补偿滤波器输出滤波数据进行FFT频谱分析的结果图，附图13(B)是本发明结构的补偿滤波器输出的滤波数据进行FFT频谱分析的结果。对比图13(A)和图13(B)，发现二者的性能相同。

参阅附图9(A)和附图9(B)，比较滤波器阶数均为29阶的多相分解直接型结构的补偿滤波器和本发明实现结构的补偿滤波器在FPGA实现时的硬件资源使用情况，得到下表1：

表1 两种结构的FPGA实现资源消耗情况对比

由表1可见在本发明实施例中，本实用新型的结构(附图9(B)结构)和现有技术的结构(附图9(A)结构)相比，本实用新型系数对称处理的多相分解直接型结构的补偿滤波器在FPGA实现时，寄存器数量方面较现有技术结构的降低了33.9％，查找表数量方面较现有技术机构的降低了43.8％，达到了硬件资源消耗大幅减少，面积和功耗降低的效果。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本实用新型的技术方案及其发明构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。