1.一种双路输出频率可调时钟信号发生器，其特征在于，其包括占空比电压转换电路、延迟振荡电路；
两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出；
两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号；
通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。
2.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，占空比电压转换电路包括差分信号输入端口Din1，差分信号输入端口Din2，延迟电路DU1，缓冲器B1，缓冲器B2，与门A1，与门A2，MOS管M7至M14，电容C1，电容C2；
差分信号输入端口Din1连接延迟电路DU1的输入端Fi1，差分信号输入端口Din2连接延迟电路DU1的输入端Fi2；
延迟电路DU1的输出端P1连接与门A1的下输入端，延迟电路DU1的输出端P2连接与门A2的上输入端，延迟电路DU1的输出端Vn连接电容C2的上端；
缓冲器B1的输入端连接差分信号输入端口Din1，缓冲器B1的输出端连接MOS管M7的栅极；
缓冲器B2的输入端连接差分信号输入端口Din2，缓冲器B2的输出端连接MOS管M10的栅极；
与门A1的上输入端连接差分信号输入端口Din1，与门A1的输出端连接MOS管M7的源极；
与门A2的下输入端连接差分信号输入端口Din2，与门A2的输出端连接MOS管M10的源极；
MOS管M7的源极连接MOS管M8的源极，MOS管M7的漏极连接MOS管M8的漏极；
MOS管M8的栅极连接缓冲器B2的输出端；
MOS管M9的栅极连接缓冲器B1的输出端，MOS管M9的源极连接MOS管M10的源极，MOS管M9的漏极连接MOS管M10的漏极；
MOS管M11的栅极连接MOS管M7的栅极，MOS管M11的源极连接MOS管M12的源极并连接MOS管M11的漏极；
MOS管M12的栅极连接MOS管M10的栅极，MOS管M12的源极连接MOS管M12的漏极；
MOS管M13的栅极连接MOS管M11的栅极，MOS管M13的源极连接MOS管M14的源极并连接MOS管M13的漏极；
MOS管M14的栅极连接MOS管M12的栅极，MOS管M14的源极连接MOS管M14的漏极；
电容C1的上端连接MOS管M8的漏极，电容C1的下端接地；
电容C2的上端连接MOS管M10的漏极，电容C2的下端接地。
3.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，占空比电压转换电路中的延迟电路包括MOS管M1至M5，输出入端Fi1及Fi2，输出端P1及P2，输出端Vn；
MOS管M1的栅极连接输出端Vn，MOS管M1的源极连接电源VDD，MOS管M1的漏极连接输出端P1；
MOS管M2的栅极连接输出端P2，MOS管M2的源极连接MOS管M1的源极，MOS管M2的漏极连接MOS管M1的漏极；
MOS管M3的栅极连接输出端P1，MOS管M3的源极连接电源VDD，MOS管M3的漏极连接输出端P2；
MOS管M4的源极连接MOS管M3的源极，MOS管M4的漏极连接MOS管M3的漏极；
MOS管M5的栅极连接输入端Fi1，MOS管M5的漏极连接输出端P1，MOS管M5的源极接地；
MOS管M6的栅极连接输入端Fi2，MOS管M6的漏极连接输出端P2，MOS管M6的源极接地。
4.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，延迟振荡电路包括CU1至CU4延迟单元，时钟信号输出端口Fout1，时钟信号输出端口Fout2；
延迟单元CU1的输入端VI1连接时钟信号输出端口Fout1，延迟单元CU1的输入端VI2连接时钟信号输出端口Fout2；
延迟单元CU1的控制端VC1连接电容C1的上端，延迟单元CU1的控制端VC2连接电容的上端C2；
延迟单元CU1的输出端VO1连接延迟单元CU2的输入端VI1，CU1延迟单元的输出端VO2连接延迟单元CU2的输入端VI2；
延迟单元CU2的控制端VC1连接延迟单元CU1的控制端VC1，延迟单元CU2的控制端VC2连接延迟单元CU1的控制端VC2；
延迟单元CU2的输出端VO1连接延迟单元CU3的输入端VI1，延迟单元CU2的输出端VO2连接延迟单元CU3的输入端VI2；
延迟单元CU3的控制端VC1连接延迟单元CU2的控制端VC1，延迟单元CU3的控制端VC2连接延迟单元CU2的控制端VC2；
延迟单元CU3的输出端VO1连接延迟单元CU4的输入端VI1，延迟单元CU3的输出端VO2连接延迟单元CU4的输入端VI2；
延迟单元CU4的控制端VC1连接延迟单元CU3的控制端VC1，延迟单元CU4的控制端VC2连接延迟单元CU3的控制端VC2；
延迟单元CU4的输出端VO1连接时钟信号输出端口Fout1，延迟单元CU4的输出端VO2连接时钟信号输出端口Fout2。
5.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，延迟振荡电路中的延迟单元CU1至CU4具有相同的内部结构，延迟单元包括MOS管M15至M22、输入端VI1及VI2，控制端VC1及VC2，输出端VO1及VO2；
MOS管M15的栅极连接控制端VC1，MOS管M15的源极连接电源VDD，MOS管M15的漏极连接MOS管M16的源极；
MOS管M16的栅极连接输出端VO1，MOS管M16的漏极连接MOS管M17的漏极；
MOS管M17的源极连接MOS管M15的源极，MOS管M17的栅极连接MOS管M18的漏极，MOS管M17的漏极连接MOS管M20的漏极；
MOS管M18的源极连接MOS管M17的源极，MOS管M18的栅极连接MOS管M17的漏极，MOS管M18的漏极连接MOS管M19的漏极；
MOS管M19的源极连接MOS管M16的源极，MOS管M19的栅极连接输出端VO2，MOS管M19的漏极连接MOS管M21的漏极；
MOS管M20的漏极连接输端VO1，MOS管M20的栅极连接输入端VI1，MOS管M20的源极连接MOS管M22的漏极；
MOS管M21的漏极连接输出端VO2，MOS管M21的栅极连接输入端VI2，MOS管M21的源极连接MOS管M20的源极；
MOS管M22的栅极连接控制端VC2，MOS管M22的源极接地。