跳频源及包括该跳频源的无线通信设备的制作方法

本实用新型具体涉及一种跳频源及包括该跳频源的无线通信设备。

背景技术：

随着国家经济技术的发展和人们生活水平的提高，无线通信已经成为了人们日常生产和生活中必不可少的通信方式，给人们的生产和生活带来了无尽的便利。

跳频(FH)是一种无线通信中最常用的扩频方式。工作原理是收发双方传输信号的载波频率按照预定规律(一组伪随机码PN，Pseudo-Noise)进行离散变化，通信中使用的载波频率受伪随机码的控制而随机跳变。跳频源的技术难点主要表现在如何实现宽频带内的快速变频和在快速变频的同时如何保证信号的高质量。

现有的跳频源技术包括锁相环技术(PLL)、直接数字频率合成技术(DDS)、混合式频率合成技术(PLL+DDS)。

如图1所示为现有技术的采用PLL的跳频源技术原理框图：锁相环技术(PLL)由数字鉴相器、分频器、模拟环路滤波器和压控振荡器组成，鉴相器用来鉴别输入信号f_in与反馈信号f_b之间的相位差，并输出误差电压U_d，经过低通滤波器滤除高频成分后，控制VCO的振荡频率f_out。

如图2所示为现有技术的采用DDS的跳频源技术原理框图：直接数字频率合成技术(DDS)是在频率控制字的作用下，利用数字方式累加相位，再以相位和来查询正弦函数表得到正弦波的离散数字序列，经过数/模转换器得到对应的阶梯波，经低通滤波器滤波平滑输出，最后得到所需的连续正弦波。

如图3所示为现有技术的采用PLL+DDS的跳频源技术原理框图：混合式频率合成技术(PLL+DDS)与传统的PLL结构类似，不同的地方是该技术使用DDS代替了参考源，从而提供可变的参考源，进而改变输出频率。

但是，上述的三种现在常用的技术，各自存在如下缺点：

锁相环技术(PLL)的最大缺点是输出频率精度和跳频时间相互制约，且还存在输出频率步进较大的问题。为使PLL的锁定时间比较快，需要增大低通滤波器的带宽，但这会降低频率的输出精度，精度低的跳频源往往难以满足实际需要；如果减小滤波器的带宽则会增大锁相环的锁定时间，降低跳频速率。

直接数字频率合成技术(DDS)由于受DDS工作时钟频率的限制，其理论值仅为DDS参考时钟频率的一半以下，而且实际应用根本达不到(受器件速度限制)。而且高速DDS价格昂贵，但随着GaAs器件的发展，输出频率的限制正在逐步改善；输出杂散抑制差(难以做到低于-65dBc)，是DDS所固有的，它成为限制DDS技术发展的重要因素。当采用倍频或变频提高其频率时又会使杂散恶化，难以满足用户的需要。

混合式频率合成技术(PLL+DDS)很好的结合了PLL和DDS两种技术的优点，很大程度上改善了频率步进较大的问题，但是输出频率精度和跳频时间相互制约的缺点未得到明显改善。由于现有的PLL锁定时间超过100us，再加上通信过程中，载波需要的稳定时间，导致就是这种类型的跳频源最快都只能达到5000hop/s。

技术实现要素：

本实用新型的目的之一在于提供一种频率高、速度快且带宽较宽的跳频源。

本实用新型的目的之二在于提供一种包括所述跳频源的无线通信设备。

本实用新型提供的这种跳频源，包括I/Q信号产生器、参考源、锁相环和输出滤波器，还包括镜像滤波器和调制器；I/Q信号产生器和镜像滤波器依次串接后连接到调制器的中频输入端；参考源与锁相环串接后连接到调制器的本振输入端口；调制器的输出端连接输出滤波器，输出滤波器的输出端即为跳频源的输出端口；参考源提供的时钟信号通过锁相环倍频后输入到调制器的本振输入端口，I/Q信号产生器用于产生I/Q信号并通过镜像滤波器滤波后输入调制器的中频输入端口，调制器将输入信号调制后通过输出滤波器滤波，从而得到最终的跳频源输出信号。

所述的I/Q信号产生器为依次串联的控制器和直接频率合成器，或者为依次串联的控制器、FPGA和数模转换器。

所述的调制器为I/Q调制器，或者为依次串接的上变频器和镜像滤波器。

所述的镜像滤波器为低通滤波器、高通滤波器或带通滤波器。

本实用新型还公开了一种无线通信设备，该无线通信设备包括了所述的跳频源。

本实用新型提供的这种跳频源，采用DDS+PLL+Modulater(调制器)的频率合成技术，使用DDS改善单一的锁相环技术(PLL)带来的频率步进较大缺点；使用Modulator将DDS产生的信号频谱搬移到需要的频段内，改善单一的直接数字频率合成技术(DDS)无法产生高频信号的缺点，同时改善输出频率精度和跳频时间相互制约的缺点；且本实用新型中的PLL输出频率一直保持稳定，不需要等待PLL的锁定延时，电路中的延时取决于控制器指令到DDS的延时、DDS内部的延时和DDS产生的信号到Modulator的延时，因此与混合式频率合成技术相比，本实用新型具有更快的跳频速率。

附图说明

图1为现有的由PLL技术构成的跳频源的原理示意图。

图2为现有的由DSS技术构成的跳频源的原理示意图。

图3为现有的混合式频率合成技术构成的跳频源的原理示意图。

图4为本实用新型的跳频源的原理示意图。

具体实施方式

如图4所示为本实用新型的跳频源的原理示意图：本实用新型提供的这种跳频源，包括I/Q信号产生器、参考源、锁相环和输出滤波器，还包括镜像滤波器和调制器；I/Q信号产生器和镜像滤波器依次串接后连接到调制器的中频输入端；参考源与锁相环串接后连接到调制器的本振输入端口；调制器的输出端连接输出滤波器，输出滤波器的输出端即为跳频源的输出端口；参考源提供的时钟信号通过锁相环倍频后输入到调制器的本振输入端口，I/Q信号产生器用于产生I/Q信号并通过镜像滤波器滤波后输入调制器的中频输入端口，调制器将输入信号调制后通过输出滤波器滤波，从而得到最终的跳频源输出信号。

I/Q信号产生器可以为依次串联的控制器和直接频率合成器，或者为依次串联的控制器、FPGA和数模转换器。当I/Q信号产生器采用控制器和直接频率合成器时，控制器根据具体实施时选定的直接频率合成器芯片的型号，发出相应的频率控制字给直接频率合成器芯片，直接频率合成器芯片即可产生相应的I/Q信号，该I/Q信号通过镜像滤波器滤波后，作为调制器的中频输入信号；而当I/Q信号产生器采用控制器、FPGA和数模转换器的技术方案时，控制器控制FPGA输出相应的数字信号，而模数转换器则将FPGA输出的数字信号转换为模拟信号作为I调制器的中频输入信号。

调制器可以采用I/Q调制器，或者为依次串接的上变频器和镜像滤波器；当调制器采用I/Q调制器时，此时I/Q调制器将输入的I/Q信号的频谱搬移到f_in+f_LO或者f_in-f_LO，其中f_in为中频输入信号的频率，f_LO为输入的本振信号；当I/Q调制器采用上变频器和镜像滤波器的技术方案时，上变频器用于实现频谱的搬移功能，同时输出两个边带，而镜像滤波器则用于将上变频器输出的其中一个边带进行滤除。

镜像滤波器可以采用低通滤波器、高通滤波器或带通滤波；镜像滤波器用于抑制有用信号的镜像频率。

本实用新型采用DDS+PLL+Modulater的频率合成技术，该技术结合了PLL和DDS的优点，与现有的技术相比，具有以下优点：

使用DDS改善单一的锁相环技术(PLL)带来的频率步进较大缺点；使用Modulator将DDS产生的信号频谱搬移到需要的频段内，改善单一的直接数字频率合成技术(DDS)无法产生高频信号的缺点，同时改善输出频率精度和跳频时间相互制约的缺点；

混合式频率合成技术中的PLL需要实时调整，调整过程中锁定时间超过100us，从而导致混合式跳频源最快都只能达到5000hop/s。本实用新型中的PLL输出频率一直保持稳定，不需要等待PLL的锁定延时，电路中的延时取决于控制器指令到DDS的延时、DDS内部的延时和DDS产生的信号到Modulator的延时，这些延时相加最大仅10us。所以实用新型与混合式频率合成技术相比，具有更快的跳频速率。

本实用新型提供的这种跳频源，不仅适用于无线通信设备，还适用于其他任何需要采用跳频源的设备，包括无线通信设备、雷达探测设备、激光通信设备等。