电平移位器的制作方法

本申请要求于2017年7月25日提交的美国申请no.15/658,910的优先权，该申请要求于2016年7月29日提交的题为“lowpower,highspeed,andnoiseimmunelevelshifter”的美国临时申请序列号62/368,784的权益，这两者均已经受让给本申请的受让人并且其全部内容通过引用明确地并入本文。

本公开的某些方面总体上涉及电子电路，并且更具体地涉及电平移位器。

背景技术：

无线通信网络被广泛地部署以提供各种通信服务，诸如电话、视频、数据、消息传递、广播等。这种通常是多址网络的网络通过共享可用的网络资源来支持多个用户的通信。例如，一个网络可以是3g(第三代移动电话标准和技术)、4g、5g或稍后的系统，其可以经由各种无线电接入技术(rat)中的任何一种提供网络服务，无线电接入技术(rat)包括evdo(演进数据优化)、1xrtt(1倍无线电传输技术，或简称1x)、w-cdma(宽带码分多址)、umts-tdd(通用移动电信系统时分双工)、hspa(高速分组接入)、gprs(通用分组无线电服务)或edge(全球演进的增强数据速率)。这种多址网络还可以包括码分多址(cdma)系统、时分多址(tdma)系统、频分多址(fdma)系统、正交频分多址(ofdma)系统、单载波fdma(sc-fdma)网络、第三代合作伙伴项目(3gpp)长期演进(lte)网络和长期演进高级(lte-a)网络。无线通信网络的其他示例可以包括wifi(根据ieee802.11)、wimax(根据ieee802.16)和网络。

无线通信网络可以包括可以支持针对多个移动台的通信的多个基站。移动台(ms)可以经由下行链路和上行链路与基站(bs)通信。下行链路(或前向链路)是指从基站到移动台的通信链路，并且上行链路(或反向链路)是指从移动台到基站的通信链路。基站可以在下行链路上向移动台传输数据和控制信息，和/或可以在上行链路上从移动台接收数据和控制信息。

放大器(例如，跨阻抗放大器、反相放大器等)可以用在各种系统中以增加输入信号的功率，诸如在利用射频(rf)信号的无线通信系统中。例如，放大器可以用在无线通信系统中以增加用于传输的rf信号的功率，或者增加所接收的rf信号的功率。这种系统中的rf前端可以实现包络跟踪，其中调节放大器的电源电压以粗略地跟踪用于传输的信号的包络。

技术实现要素：

本公开的某些方面总体上涉及电平移位电路，诸如低功率、高速度和噪声免疫电平移位电路。

本公开的某些方面提供了一种电平移位电路。电平移位电路通常包括：输入节点，用于接收范围在第一电压电平与第二电压电平之间的输入信号；第一电路路径，被耦合到输入节点，并且被配置为对输入信号进行电平移位，以生成范围在第三电压电平与第四电压电平之间的输出信号；脉冲发生器，被耦合到输入节点，并且被配置为基于输入信号在第一电压电平与第二电压电平之间的转变来生成脉冲；以及第二电路路径，与第一电路路径并联连接，并且被配置为基于所生成的脉冲临时使第一电路路径短路。

本公开的某些方面提供了一种对范围在第一电压电平与第二电压电平之间的输入信号进行电平移位的方法。该方法通常包括：在第一电路路径处接收输入信号，检测输入信号或基于输入信号的另一信号在第一电压电平与第二电压电平之间的转变，基于检测到的转变生成脉冲，基于所生成的脉冲临时导通与第一电路路径并联连接的第二电路路径，以及使用第一电路路径对输入信号进行电平移位，以生成范围在第三电压电平与第四电压电平之间的输出信号。

本公开的某些方面提供了一种电平移位电路。电平移位电路通常包括：输入节点、具有被耦合到输入节点的多个栅极的第一差分晶体管对、具有被耦合到第一差分晶体管对的多个相应漏极的多个漏极的第二差分晶体管对、以及具有被耦合到输入节点的输入和被耦合到第二差分晶体管对的多个相应栅极的差分输出的脉冲发生器。

本公开的某些方面提供了一种用于对范围在第一电压电平与第二电压电平之间的输入信号进行电平移位的装置。该装置通常包括：用于对输入信号进行电平移位以生成范围在第三电压电平与第四电压电平之间的输出信号的第一部件；用于检测输入信号或基于输入信号的另一信号在第一电压电平与第二电压电平之间的转变的部件；用于基于检测到的转变生成脉冲的部件；以及用于在所生成的脉冲的宽度期间对输入信号进行电平移位的第二部件，其中第二部件在生成输出信号时比用于电平移位的第一部件更快。

附图说明

为了详细地理解本公开的上述特征，可以通过参考各方面来获取上面简要概述的更具体的描述，其中一些方面在附图中示出。然而，应当注意，附图仅示出了本公开的某些典型方面，并且因此不应当被视为限制其范围，因为该描述可以允许其他同等有效的方面。

图1是根据本公开的某些方面的示例无线通信网络的图。

图2是根据本公开的某些方面的示例接入点(ap)和示例用户终端的框图。

图3是根据本公开的某些方面的示例收发器/前端的框图。

图4是根据本公开的某些方面的示例包络跟踪放大系统的框图。

图5是根据本公开的某些方面的使用电平移位器的示例开关电源的框图。

图6是根据本公开的某些方面的示例电平移位器的示意图。

图7是根据本公开的某些方面的示例电平移位操作的流程图。

具体实施方式

本公开的某些方面总体上涉及具有低功率、高速度和噪声免疫的电平移位电路。这种电平移位电路可以用于开关电源，诸如在包络跟踪放大系统中使用的电源。

在下文中参考附图更充分地描述了本公开的各个方面。然而，本公开可以以很多不同的形式实施，并且不应当被解释为限于贯穿本公开内容给出的任何特定结构或功能。而是，提供这些方面是为了使本公开彻底和完整，并且将本公开的范围完全地传达给本领域技术人员。基于本文中的教导，本领域技术人员应当理解，本公开的范围旨在覆盖本文中公开的本公开的任何方面，无论是独立实现还是与本公开的任何其他方面组合实现。例如，使用本文中阐述的任何数目的方面，可以实现装置或者可以实践方法。另外，本公开的范围旨在涵盖使用除了本文中阐述的本公开的各个方面之外的其他的结构、功能或结构和功能而实践的这种装置或方法。应当理解，本文中公开的本公开的任何方面可以通过权利要求的一个或多个要素来实施。

本文中使用词语“示例性”来表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不必被解释为比其他方面更优选或更具优势。

如本文中使用的，动词“连接”的各种时态的术语“被连接”可以表示元件a直接连接到元件b或者其他元件可以连接在元件a和b之间(即，元件a与元件b间接连接)。在电气组件的情况下，术语“被连接”在本文中也可以用于表示线、迹线或其他导电材料用于电连接元件a和b(以及电连接在它们之间的任何组件)。

本文中描述的技术可以与各种无线技术结合使用，诸如码分多址(cdma)、正交频分复用(ofdm)、时分多址(tdma)、空分多址(sdma)、单载波频分多址(sc-fdma)、时分同步码分多址(td-scdma)、时分同步码分多址(td-scdma)等。多个用户终端可以经由不同的以下各项同时传输/接收数据：(1)用于cdma的正交码信道，(2)用于tdma的时隙，或(3)用于ofdm的子带。cdma系统可以实现is-2000、is-95、is-856、宽带-cdma(w-cdma)或一些其他标准。ofdm系统可以实现电气和电子工程师协会(ieee)802.11、ieee802.16、长期演进(lte)(例如，在tdd和/或fdd模式下)或一些其他标准。tdma系统可以实现全球移动通信系统(gsm)或一些其他标准。

无线系统示例

图1示出了具有接入点110和用户终端120的无线通信系统100，其中可以实践本公开的各方面。为简单起见，图1中仅示出了一个接入点110。接入点(ap)通常是与用户终端通信的固定台，并且也可以称为基站(bs)、演进节点b(enb)或某个其他术语。用户终端(ut)可以是固定的或移动的，并且也可以称为移动台(ms)、接入终端、用户设备(ue)、站(sta)、客户端、无线设备或某个其他术语。用户终端可以是无线设备，诸如蜂窝电话、个人数字助理(pda)、手持设备、无线调制解调器、膝上型计算机、平板电脑、个人计算机等。

接入点110可以在下行链路和上行链路上在任何给定时刻与一个或多个用户终端120通信。下行链路(即，前向链路)是从接入点到用户终端的通信链路，并且上行链路(即，反向链路)是从用户终端到接入点的通信链路。用户终端还可以与另一用户终端进行对等通信。系统控制器130耦合到接入点并且为其提供协调和控制。

系统100采用多个发射天线和多个接收天线用于下行链路和上行链路上的数据传输。接入点110可以配备有nap个天线以实现用于下行链路传输的发射分集和/或用于上行链路传输的接收分集。所选择的用户终端120的集合nu可以接收下行链路传输并且发射上行链路传输。每个所选择的用户终端向接入点发射用户专用数据，和/或从接入点接收用户专用数据。通常，每个所选择的用户终端可以配备有一个或多个天线(即，nut≥1)。nu个所选择的用户终端可以具有相同或不同数目的天线。

无线系统100可以是时分双工(tdd)系统或频分双工(fdd)系统。对于tdd系统，下行链路和上行链路共享相同的频带。对于fdd系统，下行链路和上行链路使用不同的频带。系统100还可以利用单个载波或多个载波进行传输。每个用户终端120可以配备有单个天线(例如，为了降低成本)或多个天线(例如，在可以支持附加成本的情况下)。

接入点110和/或用户终端120可以包括一个或多个电平移位器，诸如在接入点或用户终端的射频前端(rffe)中的包络跟踪放大系统的开关电源中。至少一个电平移位器可以根据本公开的某些方面来设计。

图2示出了无线系统100中的接入点110和两个用户终端120m和120x的框图。对于某些方面，接入点110被代替实现为基站，和/或一个或多个用户终端120被代替实现为一个或多个移动台。接入点110配备有nap个天线224a到224ap。用户终端120m配备有nut,m个天线252ma到252mu，并且用户终端120x配备有nut,x个天线252xa到252xu。接入点110是用于下行链路的发射实体和用于上行链路的接收实体。每个用户终端120是用于上行链路的传输实体和用于下行链路的接收实体。如本文中使用的，“发射实体”是能够经由频率信道发射数据的独立操作的装置或设备，并且“接收实体”是能够经由频率信道接收数据的独立操作的装置或设备。在下面的描述中，下标“dn”表示下行链路，下标“up”表示上行链路，nup个用户终端可以被选择用于在上行链路上同时传输，ndn个用户终端可以被选择用于在下行链路上同时传输，nup可以等于或不等于ndn，并且nup和ndn可以是静态值或者可以针对每个调度间隔而改变。可以在接入点、基站、移动台和/或用户终端处使用波束控制或某种其他空间处理技术。

在上行链路上，在被选择用于上行链路传输的每个用户终端120处，tx数据处理器288从数据源286接收业务数据并且从控制器280接收控制数据。tx数据处理器288基于与为用户终端选择的速率相关联的编码和调制方案来处理(例如，编码、交织、调制)用于用户终端的业务数据{dup}，并且为nut,m个天线中的一个天线提供数据符号流{sup}。收发器/前端(tx/rx)254(也称为射频前端(rffe))接收并且处理(例如，转换为模拟、放大、滤波和上变频)相应的符号流以生成上行链路信号。例如，收发器/前端254还可以经由rf开关将上行链路信号路由到nut,m个天线中的一个天线以用于发射分集。控制器280可以控制收发器/前端254内的路由。存储器282可以存储用于用户终端120的数据和程序代码，并且可以与控制器280接口。

可以调度nup个用户终端120以用于在上行链路上同时传输。这些用户终端中的每个用户终端在上行链路上向接入点发射其经处理的符号流集。

在接入点110处，nap个天线224a到224ap从在上行链路上进行发射的所有nup个用户终端接收上行链路信号。对于接收分集，收发器/前端222可以选择从多个天线224中的一个天线接收的信号以进行处理。可以组合从多个天线224接收的信号以用于增强的接收分集。接入点的收发器/前端222还执行与由用户终端的收发器/前端254执行的处理互补的处理，并且提供恢复后的上行链路数据符号流。恢复后的上行链路数据符号流是由用户终端发射的数据符号流{sup}的估计。rx数据处理器242根据用于该流的速率来处理(例如，解调、解交织和解码)恢复后的上行链路数据符号流以获取解码数据。每个用户终端的解码数据可以提供给数据宿244以用于存储和/或提供给控制器230以用于进一步处理。

虽然图2示出了每个在单个盒子中的收发器/前端222、254，但是本领域技术人员将理解，收发器/前端222、254的元件可以跨各种元件、芯片、模块等实现。例如，下变频和/或上变频元件可以被包括在收发器/前端222、254内的收发器芯片中，而功率放大器和/或包络跟踪元件可以在与收发器/前端222、254内的收发器芯片分开的模块中实现。

接入点110的收发器/前端(tx/rx)222和/或用户终端120的tx/rx254可以包括一个或多个电平移位器，诸如在tx/rx222或tx/rx254中的包络跟踪放大系统的开关电源中。多个电平移位器中的至少一个电平移位器可以根据本公开的某些方面来设计。

在下行链路上，在接入点110处，tx数据处理器210从数据源208接收用于被调度用于下行链路传输的ndn个用户终端的业务数据，从控制器230接收控制数据，并且可能从调度器234接收其他数据。各种类型的数据可以在不同的传输信道上发送。tx数据处理器210基于为该用户终端选择的速率来处理(例如，编码、交织和调制)用于每个用户终端的业务数据。tx数据处理器210可以为ndn个用户终端中的一个或多个提供下行链路数据符号流以从nap个天线中的一个天线被发射。收发器/前端222接收并且处理(例如，转换为模拟、放大、滤波和上变频)符号流以生成下行链路信号。例如，收发器/前端222还可以经由rf开关将下行链路信号路由到nap个天线224中的一个或多个天线以用于发射分集。控制器230可以控制收发器/前端222内的路由。存储器232可以存储用于接入点110的数据和程序代码，并且可以与控制器230接口。

在每个用户终端120处，nut,m个天线252从接入点110接收下行链路信号。对于用户终端120处的接收分集，收发器/前端254可以选择从多个天线252中的一个天线接收的信号以进行处理。可以组合从多个天线252接收的信号以用于增强的接收分集。用户终端的收发器/前端254还执行与由接入点的收发器/前端222执行的处理互补的处理，并且提供恢复后的下行链路数据符号流。rx数据处理器270处理(例如，解调、解交织和解码)恢复后的下行链路数据符号流以获取用户终端的经解码数据。

本领域技术人员将认识到，除了其他系统/方案，本文中描述的技术通常还可以应用于利用任何类型的多址方案的系统中，诸如tdma、sdma、正交频分多址(ofdma)、cdma、sc-fdma、td-scdma及其组合。

图3是示例收发器/前端300的框图，诸如图2中的收发器/前端222、254，其中可以实践本公开的各方面。收发器/前端300包括用于经由一个或多个天线发射信号的发射(tx)路径302(也称为发射链)和用于经由天线接收信号的接收(rx)路径304(也称为接收链)。当tx路径302和rx路径304共享天线303时，路径可以经由接口306与天线连接，接口306可以包括各种合适的rf器件中的任何一种，诸如双工器、开关、双讯器等。

从数模转换器(dac)308接收同相(i)和/或正交(q)基带模拟信号，tx路径302可以包括基带滤波器(bbf)310、混频器312、驱动放大器(da)314和功率放大器(pa)316。bbf310、混频器312和da314可以被包括在射频集成电路(rfic)中，而pa316可以在rfic外部。bbf310对从dac308接收的基带信号进行滤波，并且混频器312将经滤波的基带信号与发射本地振荡器(lo)信号混频以将感兴趣的基带信号转换为不同的频率(例如，从基带上变频到rf)。该频率转换过程产生lo频率与感兴趣的信号的频率的和频和差频。和频和差频被称为拍频。拍频通常在rf范围内，使得由混频器312输出的信号通常是rf信号，rf信号在由天线303传输之前由da314和pa316放大。

rx路径304包括低噪声放大器(lna)322、混频器324和基带滤波器(bbf)326。lna322、混频器324和bbf326可以被包括在射频集成电路(rfic)中，该rfic可以与包括tx路径分量的rfic相同或不同。经由天线303接收的rf信号可以由lna322放大，并且混频器324将经放大的rf信号与接收本地振荡器(lo)信号混频以将感兴趣的rf信号转换为不同的基带频率(即，下变频)。由混频器324输出的基带信号可以在被模数转换器(adc)328转换成用于数字信号处理的数字i或q信号之前由bbf326滤波。

虽然期望lo的输出在频率上保持稳定，但是调谐到不同的频率表示使用可变频率振荡器，其可以涉及稳定性与可调谐性之间的折衷。当代的系统可以采用具有压控振荡器(vco)的频率合成器来生成具有特定调谐范围的稳定的可调谐lo。因此，发射lo可以由tx频率合成器318产生，tx频率合成器318的输出可以在混频器312中与基带信号混频之前由放大器320缓冲或放大。类似地，接收lo可以由rx频率合成器330产生，rx频率合成器330的输出可以在混频器324中与rf信号混频之前由放大器332缓冲或放大。收发器/前端300可以例如被配置为以正交或极性进行操作。

在一些方面，根据本公开的某些方面，用于pa316的电源可以包括包络跟踪电源。包络跟踪电源可以被配置为调节提供给pa316的电力，其中用于pa316的经调制电源的电压基本上跟踪(或以其他方式基于其)要由pa316放大的信号的包络(例如，包络波形)，例如，如下面更详细描述的。

图4示出了其中可以实践本公开的方面的示例包络跟踪放大系统400。包络跟踪放大系统400可以包括pa316、上变频器404、包络检测器406和包络跟踪电源410。如图所示，pa316可以被配置为放大输入信号412(或基于输入信号的信号)。输入信号412可以表示同相(i)和/或正交(q)信号，诸如dac308或bbf310的输出。在一些情况下，输入信号412可以在由pa316放大之前由上变频器404上变频为rf输入信号422。例如，上变频器404可以包括图3中的混频器312。

输入信号412还可以用作包络检测器406的输入，包络检测器406在其输出416处生成表示输入信号412的包络的包络信号(例如，提供表示输入信号412的幅度的信号)。包络检测器406的输出416向包络跟踪电源410提供输入，包络跟踪电源410基于输出416向pa316提供电源电压420。以这种方式，基于(例如，基本上跟踪)输入信号412的包络来调节pa的电源电压420。例如，pa316放大输入信号412或rf输入信号422以生成经放大的输出信号414以用于由天线发射。pa316可以实现为单级或多级放大器。

示例电平移位器

开关电源(例如，图4的包络跟踪电源410)可以经由具有某系电压电平的电压轨提供电力，以生成期望的电源输出电压，但是用于开关电源的控制信号可以具有不同的电压电平。因此，电平移位器可以用于将控制信号的电压电平移位到用于驱动开关电源中的各种开关的适当的电压电平。

图5是根据本公开的某些方面的使用电平移位器502、504的示例开关电源500的框图。开关电源500包括脉冲宽度调制器(pwm)506，诸如非重叠pwm。pwm506可以由具有电压vdd(例如，1.8v)的电压轨501和处于参考电位(例如，电接地)的电压轨503供电。pwm506接收输入信号(vin)并且基于输入信号生成差分pwm信号(标记为“pon”和“non”)。对于某些方面，到pwm506的输入信号可以表示包络信号(例如，在图4中的包络检测器406的输出416处)。pon和non的范围可以在vdd到地(gnd)之间，如用于pon的波形图520中所示。

然而，用于实现电源500的开关的晶体管可以从参考电压和具有电压vbat(例如，用户终端120的电池电压)的电压轨505接收电力。对于某些方面，vbat可以大于vdd(例如，5.5v与1.8v)。为了利用驱动器508和510来充分驱动晶体管，可以使用电平移位器502和504将pwm信号pon和non的电压电平移位到不同的电压电平。例如，电平移位器502可以从具有电压vbat的电压轨505和具有偏置电压vmh的电压轨507接收电力，使得电平移位器502的输出信号(pon_ls，代表“经电平移位的pon”)的范围在vbat到vmh之间，如波形图520中所示。对于某些方面，vmh可以具有在vbat到vdd之间的电位。对于其他方面，vmh可以在vdd到gnd之间。同样地，电平移位器504可以从具有偏置电压vml的电压轨509和用于电源500的参考电压处的电压轨503接收电力，使得电平移位器504的输出信号(non_ls，代表“经电平移位的non”)的范围在vml到gnd之间。在一些这样的方面，输入到电平移位器504的不在gnd(例如，在vdd)处的电压将被电平移位到vml，而在gnd处的输入将不会被电平移位(例如，将在gnd处被输出)。对于某些方面，vml可以具有在vmh到vdd之间的电位。对于其他方面，vml可以在vdd到gnd之间。

对于严格控制的定时，可以有利的是，开关电源500中的电平移位器502、504是高速的，具有低延迟以避免开关电源的控制环路的复杂性。此外，可以有利的是，电平移位器502、504抗噪声或免疫，因为开关电源500中的各种电压轨503、505、507和509(例如，分别为gnd、vbat、vmh和vml)可能有噪声。这可以降低错误切换的可能性。然而，很多传统的电平移位器设计不得不在速度与功耗之间进行权衡。

本公开的某些方面涉及加速电平移位转变，同时保持低功率，以允许电平移位器同时具有低功率和高速度特征。这些方面可以采用快速电路路径和脉冲发生器来检测输入信号中的转变，并且输出临时导通快速电路路径的窄脉冲以促进电平移位器的输出信号中的高速转变。为了防止任何错误切换，可以与快速电路路径并联耦合慢速电路路径，以确保电平移位器处于正确状态，而不管任何噪声尖峰(特别是由快速转变和高瞬态电流引起的噪声尖峰)。

图6是根据本公开的某些方面的示例电平移位器600的示意图。电平移位器600包括快速电路路径(也称为ac路径)602和慢速电路路径(也称为dc路径)604。dc路径604可以与ac路径602并联耦合，如图所示。采用一对差分输入来利用dc路径604和ac路径602的优点，其中dc路径604包括一对差分晶体管m7和m8(例如，被配置为比较器)并且ac路径602包括一对差分晶体管m9和m10。m7的漏极与m9的漏极连接，并且m8的漏极与m10的漏极连接。电平移位器600还包括脉冲发生器606。当输入信号pon正在改变极性(例如，持续时间可以小于几纳秒)时，ac路径602暂时导通，这提供了快速稳定电平移位器600的输出(pon_ls)。由于在ac路径导通的同时大的瞬态电流汲取，非常短的脉冲宽度避免了随着时间推移通过ac路径602汲取过多电力。瞬态电流相对较大，因为ac差分晶体管m9和m10可以快速地完全导通而不受电流限制。

dc路径604被配置为结合ac路径602操作以正确地设置电压电平。例如，dc路径604可以适于引起电平移位器600的输出，以使ac电路径602的最小或短脉冲宽度稳定在正确的电压电平以节省电力。dc路径604可以包括限流电路以限制通过晶体管m7和m8的电流以节省电力，因为dc路径604是连续导通的。限流电路可以利用如图所示的具有用于吸收偏置电流的电流源的电阻器r1来实现，或者使用其他电流限制部件来实现。限流电路可以与晶体管m7和m8的源极连接。为了促进高速稳定，ac路径602可以省略如上所述的用于限制通过晶体管m9和m10的电流的限流电路。相反，晶体管m9和m10的源极可以直接与电压轨503连接。

电平移位器600可以包括反相器608，反相器608可以经由具有vdd的电压轨501和具有参考电压的电压轨503接收电力。反相器608可以接收输入信号pon并且生成反相信号pon*。晶体管m7的栅极可以接收输入信号pon，而晶体管m8的栅极可以接收反相信号pon*，使得晶体管m7和m8的栅极接收差分输入信号对(例如，pon和pon*是180°异相)。电平移位器600还可以包括反相器610，反相器610也可以经由电压轨501、503接收电力。反相器610可以反转反相信号pon*并且生成输出信号(例如，pon的延迟版本)，输出信号由脉冲发生器606接收。

晶体管m8和m10的漏极可以与晶体管m2的漏极连接，晶体管m2的漏极可以短接到晶体管m2的栅极并且与晶体管m1的栅极连接。类似地，晶体管m7和m9的漏极可以与晶体管m4的漏极连接，晶体管m4的漏极可以短接到晶体管m4的栅极并且与晶体管m5的栅极连接。晶体管m1、m2、m4和m5的源极可以通过具有电压vbat的电压轨505连接。晶体管m1的漏极可以与晶体管m3的漏极连接，晶体管m3的漏极可以短接到晶体管m3的栅极。晶体管m5的漏极可以与晶体管m6的漏极连接。晶体管m3的栅极可以与晶体管m6的栅极连接，并且晶体管m3和m6的源极可以与具有电压vmh的电压轨507连接。m1、m2、m4和m5可以利用pmos晶体管实现，如图6所示。如图所示，m3、m6、m7、m8、m9和m10可以利用nmos晶体管实现。

在操作中，电平移位器600可以在逻辑低(例如，pon＝gnd)的情况下在第一状态下以输入信号pon开始，如图所示。反相器608可以具有反相的pon，使得pon*＝vdd，如图所示。反相器610可以预先反转pon*，使得脉冲发生器606不会随后被触发(例如，晶体管m9和m10的栅极都接收具有逻辑低的脉冲发生器输出信号)。因此，晶体管m9和m10在稳定状态下都处于截止。在pon＝gnd并且pon*＝vdd的情况下，晶体管m7将截止，使得晶体管m4和m5也将截止。晶体管m8将导通，使得晶体管m2和m1也将导通。在晶体管m1导通的情况下，晶体管m3也将导通以镜像通过晶体管m2和m8的电流。在晶体管m3导通的情况下，晶体管m6将被偏置，以将输出信号pon_ls下拉到具有电压vmh的电压轨507。换言之，gnd处的pon已经有效地移位到vmh处的pon_ls。

当输入信号pon从具有逻辑低的第一状态转变为具有逻辑高(例如，pon＝vdd)的第二状态时，如图6所示，反相器608反相pon使得pon*＝gnd，并且反相器610反相pon*信号并且触发脉冲发生器606以向晶体管m9的栅极输出短脉冲，其中幅度为例如vdd。对于其他方面，由脉冲发生器606输出的短脉冲可以具有不同的幅度，诸如vbat的幅度(例如，在脉冲发生器从具有电位vbat的电压轨接收电力的情况下)。这通过导通晶体管m9来在脉冲的宽度期间(例如，几ns)，临时导通ac路径602，这导通了晶体管m4和m5，以将输出信号pon_ls快速上拉到vbat，如图所示。在dc路径604中，在pon＝vdd并且pon*＝gnd的情况下，晶体管m8将截止，使得晶体管m2和m1也将截止。晶体管m7将导通，使得晶体管m4和m5也将导通(其可以在短脉冲的持续时间期间由ac路径602保持导通)。换言之，vdd处的pon已经有效地移位到vbat处的pon_ls。

当输入信号pon从具有逻辑高的第二状态转变为具有逻辑低(例如，pon＝gnd)的第三状态时，反相器608反相pon使得pon*＝vdd，并且反相器610反相pon*信号并且触发脉冲发生器606以向晶体管m10的栅极输出短脉冲，其中幅度为例如vdd(图6中未示出)。这通过导通晶体管m10来在脉冲的宽度期间临时导通ac路径602，这导通晶体管m2和m1(以及晶体管m3和m6)，以将输出信号pon_ls快速下拉到vmh。在dc路径604中，在pon＝gnd并且pon*＝vdd的情况下，晶体管m7将截止，使得晶体管m4和m5也将截止。晶体管m8将导通，使得晶体管m2和m1也将导通(其可以在短脉冲的持续时间期间由ac路径602保持导通)。在晶体管m1导通的情况下，晶体管m3也将导通以镜像通过晶体管m2和m8的电流。在晶体管m3导通的情况下，晶体管m6将被偏置，以将输出信号pon_ls下拉到具有电压vmh的电压轨507。换言之，在达到具有第三状态的稳定状态之后，电平移位器600已经有效地返回到第一状态。

如图所示，图6的电平移位器600移位pwm信号pon以生成电平移位信号pon_ls。类似于电平移位器600的电平移位器可以用于对pwm信号non进行电平移位以生成电平移位信号non_ls。在该non电平移位器中，例如，反相器608的输入可以连接到non，连接到图6中的vbat的电压轨505可以替换为连接到vml的电压轨509，并且连接到vmh的电压轨507可以替换为连接到gnd的电压轨503，如图5的电平移位器504所示。

虽然本文中呈现的电平移位器在开关电源中实现作为一个示例应用，但是这些电平移位器的架构可以用于各种合适应用中的任何一种。

图7是根据本公开的某些方面的用于对范围在第一电压电平与第二电压电平之间的输入信号进行电平移位的示例性操作700的流程图。操作700可以由诸如图6的电平移位器600的电平移位电路执行。

操作700可以在框702处开始，其中电平移位电路在第一电路路径处接收输入信号。在框704处，电平移位电路可以检测输入信号或基于输入信号的另一信号在第一电压电平与第二电压电平之间的转变。例如，基于输入信号的另一信号可以是输入信号的反相版本。在框706处，电平移位电路可以基于检测到的转变生成脉冲。

在框708处，电平移位电路可以基于所生成的脉冲临时导通与第一电路路径并联耦合的第二电路路径。根据某些方面，在框708处临时导通第二电路路径包括：基于所生成的脉冲临时使第一电路路径短路，以与没有第二电路路径的另一电平移位电路的稳定时间相比减少输出信号的稳定时间。在框710处，电平移位电路可以使用第一电路路径对输入信号进行电平移位，以生成范围在第三电压电平与第四电压电平之间的输出信号。

根据某些方面，第三电压电平大于第一电压电平。在一些情况下，第四电压电平大于第一电压电平，而在其他情况下，第一电压电平大于第四电压电平。对于某些方面，第三电压电平大于第四电压电平。对于某些方面，第一电压电平大于第二电压电平。

根据某些方面，脉冲的脉冲宽度在几纳秒的量级。

本公开的某些方面提供了一种电平移位电路。电平移位电路通常包括：用于接收范围在第一电压电平与第二电压电平之间的输入信号的输入节点；第一电路路径，被耦合到输入节点，并且被配置为对输入信号进行电平移位以生成范围在第三电压电平与第四电压电平之间的输出信号；脉冲发生器，被耦合到输入节点，并且被配置为基于输入信号在第一电压电平与第二电压电平之间的转变来生成脉冲；以及第二电路路径，与第一电路路径并联连接，并且被配置为基于所生成的脉冲临时使第一电路路径短路。

根据某些方面，第二电路路径包括第一晶体管，第一晶体管具有：被耦合到脉冲发生器的输出并且被配置为接收所生成的脉冲的栅极、被耦合到第一电路路径的第一端子的漏极、以及被耦合到第一电路路径的第二端子的源极。对于某些方面，第一电路路径包括：被耦合到第一电路路径的第二端子的限流电路；以及第二晶体管，第二晶体管具有被耦合到输入节点的栅极、被耦合到第一电路路径的第一端子的漏极和被耦合到限流电路的源极。对于某些方面，限流电路包括被耦合在第一电路路径的第二端子与第二晶体管的源极之间的电阻器。对于其他方面，限流电路包括被耦合在第一电路路径的第二端子与第二晶体管的源极之间的电流宿。对于某些方面，第一电路路径的第二端子被耦合到具有第二电压电平的电压轨。

根据某些方面，电平移位电路还包括第一晶体管、第二晶体管和第三晶体管。在这种情况下，第一晶体管的源极和第二晶体管的源极可以被耦合到具有第三电压电平的第一电压轨；第一晶体管的漏极可以被耦合到第一晶体管的栅极、第一电路路径的第一端子和第二晶体管的栅极；第二晶体管的漏极可以被耦合到用于输出电平移位电路的输出信号的输出节点；输出节点可以被耦合到第三晶体管的漏极；以及第三晶体管的源极可以被耦合到具有第四电压电平的第二电压轨。

根据某些方面，第二电路路径被配置为基于所生成的脉冲临时使第一电路路径短路，以与没有第二电路路径的另一电平移位电路的稳定时间相比减少输出信号的稳定时间。

根据某些方面，脉冲发生器被耦合到具有第一电压电平的第一电压轨和具有第二电压电平的第二电压轨。在这种情况下，所生成的脉冲的范围可以在第一电压电平与第二电压电平之间。对于其他方面，脉冲发生器被耦合到具有第一电压电平的第三电压轨和具有第二电压电平的第二电压轨。在这种情况下，所生成的脉冲的范围可以在第三电压电平与第二电压电平之间。

根据某些方面，第二电路路径包括第一差分晶体管对，第一差分晶体管对具有：被耦合到脉冲发生器的差分输出的多个栅极，其中多个栅极中的至少一个栅极被配置为接收所生成的脉冲；被耦合到第一电路路径的差分端子的多个漏极和被耦合到第一电路路径的端子的多个源极。对于某些方面，第一电路路径包括被耦合到第一电路路径的端子的限流电路和第二差分晶体管对，第二差分晶体管对具有被耦合到输入节点的多个栅极、被耦合到第一电路路径的差分端子的多个漏极和被耦合到限流电路的多个源极。对于某些方面，电平移位电路还包括第一反相器，其中第一反相器的输入被耦合到输入节点和第二差分晶体管对的多个栅极中的一个栅极，并且其中第一反相器的输出被耦合到第二差分晶体管对的多个栅极中的另一栅极。对于某些方面，电平移位电路还包括第二反相器，其中第二反相器的输入被耦合到第一反相器的输出，并且其中第二反相器的输出被耦合到脉冲发生器的输入。对于某些方面，第一反相器或第二反相器中的至少一个被耦合到具有第一电压电平的第一电压轨和具有第二电压电平的第二电压轨；以及第一反相器的输出和脉冲发生器的输入的范围在第一电压电平与第二电压电平之间。对于某些方面，限流电路包括被耦合在第一电路路径的端子与第二差分晶体管对的多个源极之间的电阻器。对于其他方面，限流电路包括被耦合在第一电路路径的端子与第二差分晶体管对的多个源极之间的电流宿。对于某些方面，第一电路路径的端子被耦合到具有第二电压电平的电压轨。

根据某些方面，电平移位电路还包括第一对晶体管、第二对晶体管和第三对晶体管，其中：第一对晶体管的多个源极和第二对晶体管的多个源极被耦合到具有第三电压电平的第一电压轨；第一对晶体管的多个漏极被耦合到第一对晶体管的多个相应栅极、第一电路路径的相应差分端子和第二对晶体管的多个相应栅极；第二对晶体管的多个漏极被耦合到第三对晶体管的多个相应漏极；第二对晶体管中的一个晶体管的漏极和第三对晶体管中的一个晶体管的漏极被耦合到用于输出电平移位电路的输出信号的输出节点；第三对晶体管的多个栅极被耦合在一起并且被耦合到第三对晶体管中的另一晶体管的漏极；以及第三对晶体管的多个源极被耦合到具有第四电压电平的第二电压轨。

根据某些方面，第三电压电平(例如，vbat)大于第一电压电平(例如，vdd)，并且第四电压电平(例如，vmh)大于第一电压电平。对于某些方面，第三电压电平大于第四电压电平，并且第一电压电平大于第二电压电平(例如，gnd)。对于其他方面，第一电压电平(例如，vdd)大于第四电压电平(例如，gnd)。在这种情况下，第四电压电平可以与第二电压电平(例如，gnd)相同。对于某些方面，第三电压电平(例如，vml)大于第一电压电平，而在其他方面，第三电压电平低于第一电压电平。对于某些方面，第三电压电平大于第四电压电平，并且第一电压电平大于第二电压电平。

本公开的某些方面提供了一种电平移位电路。电平移位电路通常包括：输入节点、具有被耦合到输入节点的栅极的第一差分晶体管对、具有被耦合到第一差分晶体管对的多个相应漏极的漏极的第二差分晶体管对、以及具有被耦合到输入节点的输入和被耦合到第二差分晶体管对的多个相应栅极的差分输出的脉冲发生器。

根据某些方面，第二差分晶体管对的多个源极连接到具有参考电位的电压轨。

根据某些方面，电平移位电路还包括被耦合在第一差分晶体管对的多个源极与具有参考电位的电压轨之间的限流电路。

根据某些方面，电平移位电路还包括：输出节点；第一晶体管，具有被耦合到第一差分晶体管对中的第一晶体管的漏极和第二差分晶体管对中的第一晶体管的漏极的漏极；以及第二晶体管，具有被耦合到输出节点的漏极以及被耦合到第一晶体管的栅极和第一晶体管的漏极的栅极。对于某些方面，电平移位电路还包括：第三晶体管，具有被耦合到第一差分晶体管对中的第二晶体管的漏极和第二差分晶体管对中的第二晶体管的漏极的漏极；第四晶体管，具有被耦合到第三晶体管的栅极和漏极的栅极；第五晶体管，具有被耦合到第四晶体管的漏极和第五晶体管的栅极的漏极；以及第六晶体管，具有被耦合到输出节点的漏极和被耦合到第五晶体管的栅极的栅极。对于某些方面，电平移位电路还包括：第一电压轨，具有第一电压并且被耦合到第一晶体管的源极、第二晶体管的源极、第三晶体管的源极和第四晶体管的源极；以及第二电压轨，具有第二电压并且被耦合到第五晶体管的源极和第六晶体管的源极，其中第一电压大于第二电压。对于某些方面，电平移位电路还包括：(1)第一反相器，具有被耦合到输入节点和第一差分晶体管对中的第一晶体管的栅极的输入，并且具有被耦合到第一差分晶体管对中的第二晶体管的栅极的输出；以及(2)第二反相器，具有被耦合到第一反相器的输出的输入，并且具有被耦合到脉冲发生器的输入的输出。

上述方法的各种操作可以由能够执行相应功能的任何合适的部件执行。该部件可以包括各种硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路(asic)或处理器。通常，在存在图中所示的操作的情况下，这些操作可以具有对应的副本部件加功能组件，该组件具有相似的编号。

例如，用于发射的装置可以包括发射器(例如，图2中描绘的用户终端120的收发器/前端254、图2中示出的接入点110的收发器/前端222、或图3中示出的收发器/前端300)和/或天线(例如，图2中描绘的用户终端120m的天线252ma到252mu、图2中示出的接入点110的天线224a到224ap、或图3中示出的收发器/前端300的天线303)。用于接收的部件可以包括接收器(例如，图2中描绘的用户终端120的收发器/前端254、图2中示出的接入点110的收发器/前端222、或图3中示出的收发器/前端300)和/或天线(例如，图2中描绘的用户终端120m的天线252ma到252mu、图2中示出的接入点110的天线224a到224ap或图3中描绘的收发器/前端300的天线303)。用于处理的部件、用于确定的部件和用于操作的部件可以包括处理系统，该处理系统可以包括一个或多个处理器(例如，图2所示的接入点110的tx数据处理器210、rx数据处理器242和/或接入点的控制器230，或者图2中示出的用户终端120的rx数据处理器270、tx数据处理器288和/或控制器280)。用于对输入信号进行电平移位的第一部件可以包括具有相对较慢路径的电平移位电路的一部分(例如，图6中描绘的包括晶体管m7和m8以及限流电路的dc路径604)。用于检测转变的部件和/或用于基于检测到的转变生成脉冲的部件可以包括脉冲发生器(例如，图6中描绘的脉冲发生器606)。用于电平移位的第二部件可以包括具有相对较快路径的电平移位电路的一部分(例如，图6中描绘的包括晶体管m9和m10而没有限流电路的ac路径602)。

如本文中使用的，术语“确定”包括各种各样的动作。例如，“确定”可以包括计算(calculating)、计算(computing)、处理、导出、调查、查找(例如，在表格、数据库或其他数据结构中查找)、确认等。而且，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。而且，“确定”可以包括解析、选择(selecting)、选择(choosing)、建立等。

如本文中使用的，引用项目列表“中的至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a、b、c、a-b、a-c、b-c和a-b-c、以及与相同元素的倍数的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或a、b和c的任何其他排序)。

结合本公开所描述的各种说明性逻辑块、模块和电路可以用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(dsp)、asic、现场可编程门阵列(fpga)或其他可编程逻辑器件(pld)、离散门或晶体管逻辑、分立硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器，但是在备选方案中，处理器可以是任何商用处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp核或任何其他这样的配置。

本文中公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。在不脱离权利要求的范围的情况下，方法步骤和/或动作可以彼此互换。换言之，除非指定了特定的步骤或动作顺序，否则可以在不脱离权利要求的范围的情况下修改特定步骤和/或动作的顺序和/或使用。

所描述的功能可以用硬件、软件、固件或其任何组合来实现。如果以硬件实现，则示例硬件配置可以包括无线节点中的处理系统。处理系统可以用总线架构来实现。总线可以包括任何数目的互连总线和桥接器，这取决于处理系统的具体应用和总体设计约束。总线可以将各种电路链接在一起，包括处理器、机器可读介质和总线接口。总线接口可以用于经由总线将网络适配器等连接到处理系统。网络适配器可以用于实现物理(phy)层的信号处理功能。在用户终端的情况下，用户接口(例如，键盘、显示器、鼠标、操纵杆等)也可以连接到总线。总线还可以链接各种其他电路，诸如定时源、外围设备、电压调节器、电源管理电路等，这些是本领域公知的并且因此将不再进一步描述。

处理系统可以被配置为通用处理系统，其中一个或多个微处理器提供处理器功能并且外部存储器提供机器可读介质的至少一部分，所有这些都通过外部总线架构与其他支持电路系统链接在一起。备选地，处理系统可以用asic实现，该asic具有处理器、总线接口、用户接口(在接入终端的情况下)、支持电路系统、以及集成到单个芯片中的机器可读介质的至少一部分来实现，或者可以用一个或多个fpga、pld、控制器、状态机、门控逻辑、分立硬件组件或任何其他合适的电路系统、或者可以执行贯穿本公开描述的各种功能的电路的任何组合来实现。本领域技术人员将认识到如何根据特定应用和强加于整个系统的总体设计约束来最好地实现用于处理系统的所描述的功能。

应当理解，权利要求不限于上面说明的精确配置和组件。在不脱离权利要求的范围的情况下，可以对上述方法和装置的布置、操作和细节进行各种修改、改变和变化。