三维3D集成电路IC3DIC中的过程变化功率控制的制作方法

本申请案要求2016年9月14日申请的标题为“三维(3d)集成电路(ic)(3dic)中的过程变化功率控制(processvariationpowercontrolinthree-dimensional(3d)integratedcircuits(ics)(3dics))”的美国专利申请案第15/264,983号的优先权，所述美国专利申请案的内容以全文引用的方式并入本文中。

本公开的技术大体上涉及功率控制，且更具体地说，涉及三维(3d)集成电路(ic)(3dic)中的功率控制。

背景技术：

计算装置已在现代社会中变得普遍。计算装置的数量的增加部分归因于真正的便携式或移动计算装置的出现。虽然此类移动计算装置开始是相对笨重且庞大的装置，其相对快速地耗尽电池，但是增加的小型化和节能技术已使当前装置成为具有广泛功能和通常足够的电池寿命的强大多媒体装置。

虽然最近有一种趋势是增大移动计算装置中的一些移动计算装置的大小，特别是在智能手机和平板电脑类别中，但是此类大小增大伴随着对增加的计算能力和更好的电池寿命的期望。因此，继续存在使移动计算装置内的电路小型化的压力。二维(2d)集成电路(ic)(2dic)正在接近看似材料行为方面的硬物理限制以及阻止进一步小型化的制造过程的限制。鉴于这些限制，小型化的压力仍然有增无减。因此，电路设计器经采用了三维(3d)ic(3dic)。

虽然ic制造是相对成熟的工业，但是此类制造过程不能保证根据相同过程制造的半导体材料具有完全相同的特性。也就是说，大多数半导体材料可能在制造过程中经历过程变化。此类过程变化可能导致典型(t)、快(f)或慢(s)的半导体材料。对于单个半导体材料内的不同类型的元件，此类变化可以是不同的。举例来说，n型金属氧化物半导体(mos)(nmos)场效应晶体管(fet)可能是快的，而p型mos(pmos)fet可能是慢的。在2d上下文中，单个ic上的装置之间的变化是相对均匀的，并且已经提出了用于2dic的各种补偿方案(通常改变供应电压)。然而，在3dic上下文中，3dic的不同层可具有不同过程变化。对不同层具有不同的补偿要求对电路设计器施加额外的功率控制负担，包含电压升高或电压降低等。在一些情况下，额外的功率控制负担使得某些层在某些3dic架构中不可用。此类不可用的层可能被丢弃，这增加了制造成本。因此，设计器将了解用于3dic中的功率控制的更多选项以补偿过程变化。

技术实现要素：

详细描述中所公开方面包含用于三维(3d)集成电路(ic)(3dic)中的过程变化功率控制的系统和方法。在示范性方面中，将至少一个过程变化传感器放置于3dic的每一层中。所述过程变化传感器向决策逻辑报告关于所述相应层内元件的速度特性的信息。所述决策逻辑经编程以根据所述相应层中逻辑路径段的相对重要性来对来自所述过程变化传感器的输出加权。组合所述经加权输出以生成发送到功率管理单元(pmu)的功率控制信号。通过对所述逻辑路径段的所述重要性加权，所述pmu可生成折衷电压，其对于所述各个层中的所有所述元件“足够好”以提供可接受的性能。以此方式，相对于最低可接受功率电平优化性能，从而产生对性能权衡的最佳功率。

在一个方面中的此方面中，公开用于控制3dic中的功率的方法。方法包含利用第一传感器在3dic的物理体现的第一层中感测第一速度特性。方法还包含利用第二传感器在3dic的物理体现的第二层中感测第二速度特性。方法包含利用第一权重对来自第一传感器的第一输出加权。方法还包含利用第二权重对来自第二传感器的第二输出加权。方法还包含组合来自第一传感器和第二传感器的经加权输出。方法还包含至少部分地基于组合的经加权输出确定用于pmu的控制信号。

在另一方面，公开一种3dic。3dic包含第一层。第一层包含第一传感器，其经配置以感测第一速度特性并生成第一输出。第一层还包含第一逻辑路径段。3dic还包含第二层。第二层包含第二传感器，其经配置以感测第二速度特性并生成第二输出。第二层还包含第二逻辑路径段，其通信耦合到第一逻辑路径段以形成逻辑路径。3dic还包含决策逻辑。决策逻辑经配置以从第一传感器接收第一输出。决策逻辑还经配置以从第二传感器接收第二速度特性。决策逻辑还经配置以利用第一权重对第一输出加权。决策逻辑还经配置以利用第二权重对第二输出加权。决策逻辑还经配置以组合来自第一传感器和第二传感器的经加权输出。决策逻辑还经配置以至少部分地基于组合的经加权输出来确定用于pmu的控制信号。

在另一方面，公开一种3dic。3dic包含第一层。第一层包含用以感测第一速度特性并生成第一输出的装置。第一层还包含第一逻辑路径段。3dic还包含第二层。第二层包含用以感测第二速度特性并生成第二输出的装置。第二层还包含第二逻辑路径段，其通信耦合到第一逻辑路径段以形成逻辑路径。3dic还包含用以从用以感测第一速度特性的装置接收第一输出、从用以感测第二速度特性的装置接收第二速度特性、利用第一权重对第一输出加权、利用第二权重对第二输出加权、组合来自第一传感器和第二传感器的经加权输出并至少部分地基于组合的经加权输出来确定用于pmu的控制信号的装置。

附图说明

图1a到1c说明可具有跨多个层延伸的逻辑路径的三个示范性简化系统级封装(sip)三维(3d)集成电路(ic)(3dic)系统；

图2是可具有跨多个层延伸的逻辑路径的简化芯片上系统(soc)单片3dic；

图3是具有跨两个层延伸的逻辑路径和在每一层中的单独过程传感器的3dic的两个层的简化视图；

图4是具有横跨两个层的过程传感器以及在每一层中的单独过程传感器的3dic的两个层的简化视图；

图5是具有分布式过程传感器以及在每一层中的单独过程传感器的3dic的两个层的简化视图；

图6是说明用于使用过程传感器来确定最佳功率控制信号的示范性过程的流程图；以及

图7是可包含图1a到1c和2的3dic系统的示范性基于处理器的系统的框图。

具体实施方式

现在参看图式，描述本公开的若干示范性方面。词语“示范性”在本文中用于意指“充当实例、例子或说明”。本文中描述为“示范性”的任何方面不必解释为比其它方面优选或有利。

详细描述中所公开方面包含用于三维(3d)集成电路(ic)(3dic)中的过程变化功率控制的系统和方法。在示范性方面中，将至少一个过程变化传感器放置于3dic的每一层中。所述过程变化传感器向决策逻辑报告关于所述相应层内元件的速度特性的信息。所述决策逻辑经编程以根据所述相应层中逻辑路径段的相对重要性来对来自所述过程变化传感器的输出加权。组合所述经加权输出以生成发送到功率管理单元(pmu)的功率控制信号。通过对所述逻辑路径段的所述重要性加权，所述pmu可生成折衷电压，其对于所述各个层中的所有所述元件“足够好”以提供可接受的性能。以此方式，相对于最低可接受功率电平优化性能，从而产生对性能权衡的最佳功率。

通过提供均匀的折衷电压，可避免当信号在3dic的不同层之间传递时的电压电平转换。同样，单个电压信号可以降低对时序收敛策略的要求，同时允许相对于假设最不利状况速度特性的解决方案节省一些功率，并提供比许多层所需的更高的电压，使得最慢的层具有足够的电压电平。

3dic可以各种形式出现，包含系统级封装(sip)布置或单片3dic。sip布置包含堆叠到封装中的多个离散ic。由于在单个ic中集成不同技术的困难，因此保留了个别和单独的ic。举例来说，制造技术在模拟和数字组件之间十分不同，且因此，难以在单个ic中包含两种组件。同样，支持高速电路的制造技术不同于用以提供低泄漏电流的那些技术，且难以在单个ic中包含两种类型的组件。简单地说，在ic内实现不同功能存在许多相互冲突的技术要求。此类不同的过程可能导致3dic的一个层以“典型”或“t”过程拐点操作而另一层以“快”(f)或“慢”(s)过程拐点操作。更极端的过程变化可能致使f层与s层组合。即使当ic通过单个过程制造时，在不同时间或在硅水的不同位置上制造的ic之间也可能存在过程变化。当此类错配发生时，电路设计器必须补偿失配。在过去，一个典型的方法是过度设计3dic，假设最不利状况并提供足够高的电压来驱动任何层中的任何元件。此类过度设计可能导致一些层的过高电压和功率消耗的对应增加。一些层的高电压可能意味着这些层的运行速度比其它层更快，这可能会导致性能问题。sip布置和单片3dic存在此问题。替代地，可以为不同的层提供不同的电力供应。当信号从一个层传递到另一层时，此类不同的功率电平可能需要电压电平转换。同样，此方法需要复杂的时序收敛策略来覆盖不同过程变化。本公开的示范性方面提供此类过程变化的替代解决方案。在提出那些解决方案之前，参看图1a到1c和2论述3dic的不同分选的概述。在下文参看图3开始对本公开的特定示范性方面的论述。

在此方面，图1a说明裸片堆叠式系统100a。裸片堆叠式系统100a具有由第一ic104a形成的第一层或层102a和由第二ic108a形成的第二层或层106a。此布置有时被称作无线粘结，因为在第一ic104a与第二ic108a之间不存在直接导线连接。第一ic104a利用外部布线110a相互耦合到第二ic108a。为了容纳外部布线110a，第二层106a可小于第一层102a。同样，第一ic104a通过外部布线112a耦合到装置(未展示)内的其它元件。第一ic104a可通过第一过程制成且第二ic108a可通过第二过程制成，这可能导致在不同层之间存在过程变化。即使ic104a和108a通过相同过程制成，但在不同时间处理半导体晶片上的不同位置可致使过程变化。

参看图1b，裸片堆叠式系统100b类似于图1a的裸片堆叠式系统100a，但代替外部布线110a，使用焊料凸块110b来将第一ic104b与第二ic108b互连。此布置有时被称作倒装芯片布置。实现了面对面粘结，但这仅对于两个层。如果使用多于两个层，那么需要外部布线(例如图1a中所使用)。然而，即使在只有两个层的情况下，仍呈现外部布线112b来将裸片堆叠式系统100b互连到装置内的其它元件。外部布线112b在第一ic104b的上表面上的定位迫使第二ic108b小于第一ic104b，这具有刚刚所论述的相同劣势。

参看图1c，裸片堆叠式系统100c同样类似于图1a和1b的裸片堆叠式系统100a和100b，但代替外部布线110a，焊料凸块110c将第一ic104c与第二ic108c相关耦合。同样通孔114c(其可以是硅穿孔(tsv))延伸通过第一ic104c。tsv通常极大(例如，～微米)且相应地施加大面积损失，因为第一ic104c内的布线必须围绕tsv布设。此布设和对有源组件的空间要求再次迫使第一ic104c大于第二ic108c。

相比于裸片堆叠式系统100a-100c，3dic可以是单片3dic。因此，可跨ic内的多个层形成具有异构功能的单个ic。一些功能可并置在单个层内，而一些功能可跨多个层散布。因此，单片3dic允许在不同技术或风味的不同层中对系统功能进行非匀质划分，在不同技术或风味的不同层中非匀质地划分电路功能，并且在不同技术或风味的不同层中匀质地划分不同功能。此类划分的灵活性可能导致此类划分的功能使用具有不同过程变化的层。将跨层的逻辑路径作为此类划分的函数，在提供最佳性能和功耗分布方面产生设计上的挑战。

为了辅助理解此单片结构，图2说明单片3dic200的简化截面。单片3dic200具有多个层202。层202可通过氢气切割或其它单片层形成方法形成。

如上文所提及，3dic技术的使用允许单片3dic200内层202的不同层执行不同功能并提供单个ic中特定装置的所有功能。举例来说，单片3dic200可以是用于例如智能手机或平板计算机等移动终端的射频(rf)收发器和控制器。因此，第一层204包含传感器和其它大型特征尺寸的元件。

继续参看图2，第二层206可包含rf、模拟物和/或功率管理集成电路(pmic)组件，例如接收器、发射器和双工器/开关。第二层206可经设计以具有相对低的噪声，使得引入的rf模拟信号不失真。

继续参看图2，电磁(em)屏蔽件208可位于第二层206与第三层210之间。em屏蔽件208可由例如石墨烯层等导电材料形成。

em屏蔽件208的存在有助于防止来自第一层204和第二层206的噪声影响第三层210的低噪声特性。第三层210可具有调制解调器或其它控制器。为了适应第三层210上的功能，第三层210的材料和设计可经选择以促成中速架构。

继续参看图2，第四层212和第五层214可以是存储器位单元阵列，其具有随机存取存储器(ram)，包含动态ram(dram)、静态ram(sram)等等。第四层212和第五层214中的两者可经设计以提供低泄漏电路以改进ram的操作。

继续参看图2，第六层216和第七层218可以是一般处理单元层。第六层216可包含数字信号处理器(dsp)，例如使用组合逻辑的基带处理器，而第七层218可包含依赖于顺序逻辑的dsp。第六层216和第七层218中的两者可经设计以在涉及关于泄漏的情况下支持高速度。

在示范性实施例中，层202通过单片相互层通孔(miv)220电气地相互耦合。有关miv的更多信息，感兴趣的读者参考shreedpadpanth等人的“使用单片3d-ic技术的功能模块的高密度集成(high-densityintegrationoffunctionalmodulesusingmonolithic3d-ictechnology)”，ieee/acm亚洲南太平洋设计自动化会议的会议记录，2013；第681-686页，所述文章以全文引用的方式并入本文中。相比于tsv，miv的直径可约小于100纳米(nm)(即，比tsv的微米尺寸小得多)且深度为200nm或更小。另外，在示范性实施例中，多个层202中的每一个可以是约400nm厚或更薄。这些尺寸在图2的插图中予以说明。

通过提供具有不同功能的不同层且/或能够跨不同层分离电路，完整系统ic是可能的，包含电池、传感器、存储器、能量收集功能、pmic、处理器、数字和模拟组件等等。每一层可经优化以适应位于其上的功能。另外，非常高密度的层到层链路(即，miv)允许高度的晶片级集成。单片3dic可具有均质单元级3d分区顺序组合逻辑，多层存储器位单元阵列。同样，单片3dic可具有细粒度非均质3d分区，例如存储器到数字核心、位单元阵列到控制逻辑分区。此灵活性允许用于最佳系统功能的各种技术特征。然而，如所提及，此灵活性可在导致层之间的过程变化超过且高于单个层内可能存在的任何过程变化。

在3dic100a-100c和200内，可存在横跨多个层的逻辑路径。在图3中呈现此类逻辑路径的简化框图。具体地说，图3说明具有多个层302(1)-302(n)的部分3dic300。为简单起见，将仅处理两个层302(1)和302(2)，但应了解，相对于两个层302(1)和302(2)所论述的概念适用于部分3dic300内的更多层或不同层302(p)-302(n)(其中2<p<n)。第一逻辑路径304存在于第一触发器306与第二触发器308之间，通过第一逻辑310和第二逻辑312。第一逻辑路径304的整体处于第一层302(1)中。第二逻辑路径314存在于第一触发器306与第三触发器316之间，通过第一逻辑310，向下经由318并通过第三逻辑320。第二逻辑路径314横跨两个层302(1)和302(2)。另外，其它逻辑路径(未标记)可存在于第一触发器306与第四触发器322之间，第二触发器308与第三触发器316或第四触发器322之间，第三触发器316与第四触发器322之间等等。

继续参看图3，第一层302(1)进一步包含过程传感器324，且第二层302(2)进一步包含过程传感器326。此类过程传感器有时被称作用以感测速度特性的装置。在示范性方面中，过程传感器324和过程传感器326是环形振荡器。过程传感器324和过程传感器326通信耦合到决策逻辑328，所述决策逻辑328可位于部分3dic300的层302(1)-302(n)中的任一个上或在部分3dic300外侧(在未说明的另一层上或与3dic完全分离)。决策逻辑328将控制信号发送到pmu330，其又向部分3dic300提供功率。过程传感器324和326向决策逻辑328提供与相应层302(1)和302(2)相关联的速度特性的指示。举例来说，如果第一层302(1)是快层，那么将此快速特性的指示提供到决策逻辑328。在其中过程传感器324和326是环形振荡器的实例中，速度特性的指示可以是频率计数。决策逻辑328可使用速度特性的指示来确定发送到pmu330的控制信号。具体地说，决策逻辑328可根据下文所解释的算法对频率计数加权。一般来说，层302(1)-302(n)内具有较重要的逻辑路径的层比具有较不重要的逻辑路径的层更大地加权。在逻辑路径具有第一层中的第一段(例如第一层302(1)中的第二逻辑路径314的第一段332)和第二层中的第二段(例如第二层302(2)中的第二逻辑路径314的第二段334)的情况下，段相对于逻辑路径的整个长度的大小可用于修改给予特定层的权重。基于速度特性的经加权指示的组合，决策逻辑328可选择“足够好”的功率电平来支持所有层，同时仍具有可接受的性能分布。以此方式，可供应单个电压，从而避免电压电平转换器的需要或复杂时序收敛策略。同样，驱动较慢层的功率影响不是那么严重，以至于使较慢的层不可用。

如本文所使用，决策逻辑328(或下文所描述的其它决策逻辑)有时被称作用以从过程传感器接收第一输出的装置、用以从过程传感器接收第二输出的装置；用以利用第一权重对第一输出加权的装置、用以利用第二权重对第二输出加权、组合权重并确定控制信号的装置。

在另一示范性方面中，图4中所说明的部分3dic400可具有过程传感器402，其包含存在于第一层406(1)中的第一传感器部分404和存在于第二层406(2)中的第二传感器部分408。第一传感器部分404耦合到第二传感器部分408。第一层406(1)可进一步包含第二过程传感器410，其单独存在于第一层406(1)内。同样，第二层406(2)可进一步包含第三过程传感器412，其单独存在于第二层406(2)内。如同图3的部分3dic300一样，过程传感器402、410和412通信耦合到决策逻辑414，其又向pmu(未说明)提供功率控制信号。如同部分3dic300一样，过程传感器402、410和412的输出经加权和组合以确定功率控制信号。考虑到多个传感器的较大粒度以及过程传感器402传输关于层406(1)和406(2)的信息的事实，加权可能会采用较大粒度。举例来说，分配到来自第二过程传感器410的输出的权重可与精确地处于第一层406(1)中的逻辑路径的重要程度相关联。同样，分配到来自第三过程传感器412的输出的权重可与精确地处于第二层406(2)中的逻辑路径的重要程度相关联。又另外，可根据具有第一层406(1)和第二层406(2)中的段的逻辑路径的重要程度来对过程传感器402的输出加权。在示范性方面中，过程传感器402、410和412是环形振荡器且向决策逻辑414提供呈频率计数形式的速度特性的指示。在其中过程传感器402是环形振荡器的实例中，对频率计数的初步加权可通过相对于第二传感器部分408中的数(m)个级配置第一传感器部分404中的数个级(n)来实现。也就是说，在每一层中提供适当数目个级以创建传感器，其追踪横跨在第一层406(1)与第二层406(2)之间的逻辑路径的关键路径行为。在示范性方面中，为更重要的层提供更多级。在另一示范性方面中，为具有较长段的层提供更多级。还可在不脱离本公开的情况下使用对层之间的相对计数加权的另外其它方式。在示范性方面中，环形振荡器由逆变器形成。在其它示范性方面中，环形振荡器由与非(nand)或者或非(nor)，或两个逻辑类型的某种组合形成。

在另一示范性方面中，图5中所说明的部分3dic500可具有第一层504(1)中的第一过程传感器502(1)和第二层504(2)中的第二过程传感器502(2)。第一过程传感器502(1)和第二过程传感器502(2)共同地形成分布式过程传感器。又另外，第一层504(1)可包含过程传感器506，其不是分布式过程传感器的部分且单独存在于第一层504(1)内。第二层504(2)可包含过程传感器508，其不是分布式过程传感器的部分且单独存在于第二层504(2)内。过程传感器502(1)、502(2)、506和508通信耦合到决策逻辑510且提供关于相应层504(1)和504(2)的速度特性的信息以及关于在分布式过程传感器由过程传感器502(1)和502(2)形成的状况下层504(1)和504(2)两者的信息。逻辑路径可形成于触发器512(1)-512(4)(在图式中标记为“ff”)与逻辑元件514(1)-514(3)之间。如同图4的部分3dic400一样，决策逻辑510对来自过程传感器502(1)、502(2)、506和508的输出加权并组合经加权的输出以生成功率控制信号。分配到来自过程传感器506的输出的权重可与精确地处于第一层504(1)中的逻辑路径的重要程度相关联。同样，分配到来自过程传感器508的输出的权重可与精确地处于第二层504(2)中的逻辑路径的重要程度相关联。又另外，可根据具有第一层504(1)和第二层504(2)中的段的逻辑路径的重要程度来对由过程传感器502(1)和502(2)形成的分布式过程传感器的输出加权。

对照上文所描述的可能的3dic结构，图6提供用于确定待分配到来自过程传感器的输出的加权的流程图。图6的过程600假设过程传感器是环形振荡器且输出是频率计数。对于生成不同输出的过程传感器，可创建其它算法。返回到过程600，过程开始(框602)。起初，设计器识别每一关键逻辑路径的tier_groups(步骤604)。也就是说，虽然存在许多逻辑路径，但是一些逻辑路径可能如此无关紧要，以至于过程变化对其的影响可能不会明显地影响整体操作。因此，仅识别关键逻辑路径和所识别的对应层。应了解，具有仅限于一个层的关键逻辑路径的层将是所述组中的唯一构件。此组的权重是一(wn＝1)。相比之下，在它们之间分布有关键逻辑路径的每一组层形成单独组。每一tier_group内的权重的总和将合计为一(∑wn)。

继续参看图6，过程600继续。对于每一传感器类型(分布式、多层、单层)，设计器提供目标频率(ftarget)，所述目标频率映射到每一层的关键逻辑路径目标性能(框606)，其假设标称电压、典型-典型过程变化和标称温度(25℃)。对于每一层组，决策逻辑根据公式设置scaling_factor(框608)。应注意，当关键逻辑路径限于单个层时，sfx看起来类似于二维(2d)解决方案。过程600通过查找最大缩放因数(即，max_sf＝max{sf1,sf2,…sfx})(框610)继续。

决策逻辑接着确定1-max_sf是正还是负(框612)。如果1-max_sf是正，那么决策逻辑确定此值是否在容错限值内(框614)。如果对框614的回答是无，那么决策逻辑将电压降低到vdd，其中vdd+1pmic步阶使max_sf>1(框616)且过程600返回到框610。由于实例，一个pmic步阶可以是大约10-12.5mv。pmic步阶的值可以是可编程的。如果对框612的回答是值为负，那么决策逻辑确定值是否在容错限值内(框618)。如果对框618的回答是无，那么决策逻辑将电压升高到vdd，其中vdd-1pmic步阶使max_sf>1(框620)且过程返回到框610。应注意，将vdd递增和递减pmic步阶的目标是使1-max_sf尽可能接近零，但仍为正。

继续参看图6，如果任一框614或框618肯定地回答，那么pmic电压保持不变(框622)且过程继续以监视来自传感器的输出。

在下表1中提供过程600的实例，其中单个逻辑路径分布于三个层之间。

[max(1.14)]＝1.14

表1

下文表2中提供过程600的另一实例，其中存在两个路径。一个限于单个层，且一个跨两个层分布。tg是tier_group。

[max(0.80,0.94)]＝0.94

表2

根据本文中所公开的方面的用于3dic中的过程变化功率控制的系统和方法可以在任何基于处理器的装置中提供或集成到任何基于处理器的装置中。实例包含但不限于机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、智能电话、平板电脑、平板手机、服务器、计算机、便携式计算机、台式计算机、个人数字助理(pda)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(dvd)播放器、便携式数字视频播放器以及汽车。

在此方面，图7说明可采用图1a到1c和2中所说明的3dic系统100a-100c和200的基于处理器的系统700的实例。在此实例中，基于处理器的系统700包含一或多个中央处理单元(cpu)702，每一中央处理单元包含一或多个处理器704。cpu702可具有耦合到处理器704以用于快速存取临时存储的数据的高速缓存存储器706。cpu702耦合到系统总线708，且可将基于处理器的系统700中所包含的主控装置与从属装置相互耦合。如所熟知，cpu702与这些其它装置通过在系统总线708上交换地址、控制及数据信息进行通信。举例来说，cpu702可作为从属装置的实例将总线交易请求传达到存储器控制器710。尽管图7中未说明，但是可以提供多个系统总线708，其中每一系统总线708构成不同构造。

其它主控装置和从属装置可连接到系统总线708。如图7中所说明，这些装置可包含(作为实例)存储器系统712、一或多个输入装置714、一或多个输出装置716、一或多个网络接口装置718和一或多个显示器控制器720。输入装置714可包含任何类型的输入装置，包含但不限于输入密钥、开关、语音处理器等。输出装置716可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示器等。网络接口装置718可为经配置以允许数据到网络722和从网络722的交换的任何装置。网络722可为任何类型的网络，包含但不限于有线或无线网络、私用或公用网络、局域网(lan)、无线局域网(wlan)、广域网(wan)、bluetooth^tm网络和因特网。网络接口装置718可经配置以支持所要的任何类型的通信协议。存储器系统712可包含一或多个存储器单元724(0-n)。

cpu702还可经配置以通过系统总线708访问显示器控制器720以控制发送到一或多个显示器726的信息。显示器控制器720将信息发送到显示器726，以经由一或多个视频处理器728显示，所述视频处理器处理将显示成适合于显示器726的格式的信息。显示器726可包含任何类型的显示器，包含但不限于阴极射线管(crt)、液晶显示器(lcd)、等离子显示器、发光二极管(led)显示器等。

所属领域的技术人员将进一步了解，结合本文中所公开的各方面所描述的各种说明性逻辑块、模块、电路和算法可被实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或此两者的组合。作为实例，本文中所描述的装置可用于任何电路、硬件组件、ic或ic芯片中。本文中所公开的存储器可以是任何类型和大小的存储器，且可经配置以存储所需的任何类型的信息。为了清楚说明此可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。此功能性如何实施取决于特定应用、设计选项和/或强加于整个系统的设计约束。所属领域的技术人员可以针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解释为引起对本公开的范围的偏离。

结合本文中所公开的各方面所描述的各种说明性逻辑块、模块和电路可用以下各项来实施或执行：处理器、dsp、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可以被实施为计算装置的组合(例如，dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。

本文中所公开的方面可以硬件和存储于硬件中的指令来体现，且可驻存于例如ram、快闪存储器、只读存储器(rom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、寄存器、硬盘、可装卸式磁盘、cd-rom或所属领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器，使得处理器可以从存储媒体读取信息且将信息写入所述存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可以驻存在asic中。asic可驻存在远程站中。在替代方案中，处理器和存储媒体可作为离散组件驻存在远程站、基站或服务器中。

还应注意，描述本文中的示范性方面中的任一者中所描述的操作步骤是为了提供实例和论述。可以用除了所说明的顺序之外的大量不同顺序执行所描述的操作。此外，单个操作步骤中所描述的操作实际上可在许多不同步骤中执行。另外，可组合在示范性方面中所论述的一或多个操作步骤。应理解，如所属领域的技术人员将易于显而易见，流程图中所说明的操作步骤可以经受大量不同修改。所属领域的技术人员还将了解，可使用多种不同技术和技法中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。

提供本公开的先前描述以使得所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将容易地明白本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的精神或范围。因此，本公开并非意图限于本文中所描述的实例和设计，而应被赋予与本文中所公开的原理和新颖特征相一致的最广范围。