高压自举采样电路的制作方法

本申请要求于2016年10月11日提交的共同拥有的美国临时专利申请no.62/406,881的优先权；该临时专利申请据此以引用方式并入本文以用于所有目的。

本公开涉及采样电路，并且具体地，涉及用于较高电压电路的采样电路。

背景技术：

为了测量电压和电流，例如，在电源电路中，分流电阻器与测量装置耦接，例如感测(测量)电阻器和耦接到该感测电阻器的读出放大器。感测电阻器的较高电压节点可以被称为“vbus”，并且感测电阻器的负载侧上的电压节点可以被称为“vsense”。读出放大器还可以包括模拟前端电路中的采样电路。此类装置可以与具有模数转换器(adc)的微控制器组合。微控制器通常在低电压下工作，因此，其大多数周围的支持电路也设计用于此类低电压，例如3.3或5vdc。然而，电源电路通常生成更高的电压，并且测量高侧的电流会引入高共模电压。因此，使用此类测量电路来确定高压电路中的电流可能需要特殊的采样电路。通常需要采用具有多路复用器的采样架构对高压信号进行采样，同时不消耗来自输入源的大量功率并且不需要高压电源。在这种情况下的高电压可以是高达约40vdc的电压，但预计在不久的将来将高达约70vdc。

技术实现要素：

因此，需要一种改进的采样电路。

根据一个实施方案，一种用于利用低压控制信号控制高压开关电路的方法可包括以下步骤：提供耦接到至少一个低压控制信号的低压逆变器；提供耦接到低压逆变器并由其控制的第一高压晶体管；提供耦接到第一高压晶体管并由其控制的第二高压晶体管；并且提供主输入/输出信号路径，其可包括耦接到第二高压晶体管并由其控制的背靠背第三高压晶体管和第四高压晶体管；其中低压逆变器使第一高压晶体管导通，第一高压晶体管使第二高压晶体管导通，并且第二高压晶体管通过使第三高压晶体管和第四高压晶体管导通来启用主输入/输出信号路径。

根据该方法的另一实施方案，可包括仅使用低电压控制信号利用浮动电容器使第二高压晶体管的源极升压的步骤。根据该方法的另一实施方案，可包括提供次级路径以从主要输入/输出信号路径移除漏电流和开关电流的步骤。根据该方法的另一实施方案，可包括提供从次级路径驱动高压晶体管所需的控制电流的步骤。根据该方法的另一实施方案，可包括从次级路径为高压晶体管提供漏电流的步骤。根据该方法的另一实施方案，可包括从主要路径或次级路径驱动浮动电容器的步骤。根据该方法的另一实施方案，高压开关电路可以用作高压信号的传输门开关，而不需要高压电源或高压控制信号，并且不会消耗来自高压输入信号的大电流。

根据另一实施方案，一种用于以高共模电压切换信号的高压切换电路，所述切换电路可包括由低压控制信号控制的高压输入和输出晶体管。根据另一实施方案，高压开关电路可以适于作为传输门开关，用于耦接到高压信号，而不需要高压电源、高压控制信号，并且不从高压信号汲取电流。

根据又一实施方案，一种用于以高共模电压切换信号的高压切换电路，可包括由低压控制信号控制的高压输入和输出晶体管；以及主要电流路径，其中所有电流都流过该主要电流路径。根据另一实施方案，第二输入电流路径可用于提供驱动主要电流路径高压输入和输出晶体管所需的电流。根据另一实施方案，第二输入电流路径可基本上提供将由主要电流路径提供的所有漏电流。根据另一实施方案，浮动电容器可由主要输入电流路径或次级输入电流路径驱动。

根据又一实施方案，采样电路和多路复用器可包括：具有公共连接的第一采样开关和第二采样开关，此外，第一采样开关可以耦接到vbus节点，并且第二采样开关可以耦接到vsense节点；第一采样电容器，其一个节点耦接到公共连接；第二采样电容器，其一个节点耦接到第一采样电容器的另一节点；与第二采样电容器并联的短路开关；以及运算放大器，其输入端耦接到第一采样电容器和第二采样电容器之间的结，并且其输出端耦接到第二采样电容器的另一节点；其中第一采样器开关和第二采样器开关可包括由低压控制信号控制的高压输入和输出晶体管。

根据另一实施方案，采样电路和多路复用器可包括：多个高压开关电路，可包括高压输入和高压输出，以及低压控制输入；采样和保持电容器，其第一节点耦接到一些高压输出，并且其第二节点耦接到一些其他高压输出；以及一个双极开关，其一极耦接到第一节点，并且另一极耦接到第二节点。

根据另一实施方案，模数转换器(adc)可具有耦接到双极开关的差分输入。根据另一实施方案，可包括：感测电阻器，适于在电源和负载之间耦接；多个高压开关电路中的一些高压输入可以耦接到感测电阻器的电源侧；并且多个高压开关电路中的一些其他高压输入可以耦接到感测电阻器的负载侧；

附图说明

通过参考以下结合附图的描述，可以获得对本公开的更完整的理解，其中：

图1示出了根据本公开的特定示例性实施方案的高压自举采样电路的示意图；

图2示出了根据本公开的另一特定示例性实施方案的高压自举采样电路的示意图；

图3示出了具有单通道差分输入多路复用器的采样电路的示意图，该单通道差分输入多路复用器包括两个高压开关；

图4示出了在类似应用中使用的现有采样电路的示意性框图。以及

图5示出了根据本公开教导内容的图1和图2中所示的高压自举采样电路的简化示例性应用的示意性框图，并且适于将电源的电流和电压测量耦接到采样电路模数转换器(adc)。

虽然本公开易受各种修改形式和替代形式的影响，但是其特定示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对特定示例性实施方案的描述并非旨在将本公开限于本文所公开的形式。

具体实施方式

根据各种实施方案，经典的自举采样开关可与高线性度模数转换器(adc)一起使用，该模数转换器使用采样和保持电路来促使金属氧化物半导体场效应晶体管(mosfet)采样开关的固定vgs(栅极和源极之间的电压)。传统上，由于其高线性度(因为vgs是恒定的并且不依赖于输入电压)，所以类似于本文公开的电路(下文中称为“该电路”)的电路可以在较低的电压下使用。在该修改的电路中，根据各种实施方案，如下结合了许多重要的变化：(1)采样电压可基本上高于电源电压。其他现有电路可在文献中找到，但电压差必须相对较小。根据本发明的教导内容，可使用2.7伏或更低电压的直流(vdc)电源来对40vdc或更高，例如70vdc的共模(cm)输入进行采样。(2)由于高电压要求，必须使用特殊器件，使漏极电压远高于电源电压，但始终对栅极-源极电压有非常明确的限制。根据本发明的教导内容，采样电路在所有装置上维持可允许的vgs(<5vdc)，同时仍能够对高电压，例如70vdccm输入信号进行采样。(3)许多此类现有电路不支持多路复用输入。例如，每个输入用于驱动单独的有源电路，该有源电路生成低压信号，然后可被多路复用。该电路允许多个高压传输门开关的输出直接连接在一起，从而消除沟道间失配的主要来源(有源缓冲器/电压降低电路)，并且能够实现以前不可能的新的误差补偿方法。并且(4)该电路不消耗正在被测量的直流电流；可能存在小的开关电容器充电电流并且可能存在一些漏电流，但是不从正在被测量的电压输入汲取dc电流(这是该电路与现有技术的显著区别)。

现在参见附图，示意性地示出了示例性实施方案的细节。附图中的相同元件将由相同的数字表示，并且类似的元件将由具有不同的小写字母后缀的相同数字表示。

参考图1，描绘了根据本公开的特定示例性实施方案的高压自举采样电路的示意图。通常由数字100表示的高压自举采样电路可包括晶体管102、104、112、114、116、118、120、122、124、126、128、130、132和136；齐纳二极管106、电容器110和电阻器108和134。还可以包括非重叠时钟发生器150，其可以用于生成低电压非重叠控制信号(时钟)，例如时钟输出“clk”和“clkb”。

齐纳二极管106不是严格要求的，但可以包括在内以防止高压反冲(当开关转换到断开状态时)损坏也在该节点处连接的低压晶体管。电容器110可从约一(1)皮法(pf)到约20pf并且可以用于保持施加在晶体管120、128和132(实际开关晶体管)的栅极和源极之间的dc电压。电阻器108可为约0欧姆(未使用)至约100k欧姆，并且可用于转换限制开关的断开-接通转换。电阻器134可为约0欧姆(未使用)至约100k欧姆，并且可用于转换限制开关的接通-断开转换。无论输入电压如何，高压多路复用器100都可以在任一端子接受0-32vdc的输入并提供0-32vdc的输出。所有控制电压都可以是例如但不限于5vdc、3.3vdc或更低。为了接通高压自举采样电路100，通过使clk为低而使晶体管136关断，开关晶体管120、128和132的栅极和源极从gnd释放。自举电压输入(由晶体管104和102驱动的电压)从vbs(～5vdc)切换到gnd。这下拉节点1直到晶体管114导通。晶体管114促使vbs(例如，5vdc)跨越nmos开关晶体管120、128和132的vgs，从而使晶体管120、128和132导通，并且使它们导电，由此接通高压自举采样电路100。

电路中的所有晶体管(高压自举采样电路100)始终保持为小于5vdcvgs(包括瞬态电压)。pnp晶体管122和116(也可以是二极管或二极管连接的mosfet)仅需要抑制在转换期间可能超过5vdc的瞬态电压，并且可能不是在所有实施方案中都是必需的。可提供示出为耦接到晶体管120的第二输入路径，以减少高温下的泄漏误差。第二输入路径将由与节点a相同的电压驱动，或者由基本相似的电压驱动(例如，vsense可由vbus驱动)。

齐纳二极管106用于防止高压反冲，并且在某些应用中可能不是必需的。电阻器108和134用于转换速率限制，并且对于某些应用可能不是必需的。双极结型晶体管(bjt)116、122和124可以用以“二极管”配置连接的金属氧化物半导体场效应晶体管(mosfet)器件代替。晶体管102和104可以是普通的低压mosfet。vdd是被促使通过高压栅极-源极结以打开开关的电压。该电压可根据hvmosfet技术而变化，但通常介于约2vdc至约5vdc之间。重要的是，当高压自举采样电路100断开时，输出电压节点可以被另一个开关装置驱动至高电平，例如，许多这些开关可以并联连接，而off开关不会被接通电压输出损坏。

在不必使用高压控制信号的情况下完成高压自举采样电路100的切换。包括低压晶体管102和104的逆变器电路可以由低压控制信号控制。当该逆变器从vbs切换到gnd时，晶体管118将node1从vdd向gnd下拉，这提供足够的电压以导通晶体管114。由于晶体管114是导电的，主要开关晶体管120、128和132被启用并且将继续通过浮动电容器110(可以通过晶体管114连接在它们的栅极节点和源极节点之间)使这些晶体管的源极节点升压，而不需要任何高压控制逻辑。回想一下，此时晶体管114处于导电“导通”状态。

可以提供包括晶体管120(和可选的双极晶体管122)的牺牲输入路径，以从主要输入路径(晶体管128和132)移除漏电流和开关电流。通过开关(高压自举采样电路100)的主要路径包括两个背靠背hvnfet器件、晶体管128和132。期望所有电流都流过主要路径并且不被转移。第二输入路径可包括晶体管120，名义上是主要路径的复制品，以及类似的hvnfet，可用于提供驱动开关电路所需的电流，包括与晶体管120、128和132相关联的栅极电容的寄生负载和电容器110的寄生(底板)电容，以及其他寄生负载(互连等)。该第二输入路径还提供可以流过晶体管118和124的大部分器件漏电流，否则将需要从主要路径获得该漏电流。

第二输入可由与耦接到晶体管128的主要输入的电压大小相似的电压驱动。这允许漏电流和开关电流与信号电流的不同路径，从而减少来自主要输入的电流要求并将其转移到次级(代理)输入。电路还可以被配置为没有此功能，在这种情况下，该电路看起来像图2中所示的电路。同样如图2所示，二极管连接的bjt已被高压pmosfet器件取代。

作为图1中所示的整个电路的变型，浮动电容器110可由主要(晶体管128和132)或次级输入路径(晶体管120)交替驱动。在图2所示的实施方案中，寄生电容可由主要路径驱动，以实现线性和设计简单性。然而，通过第二路径驱动该寄生电容会减少主要输入的负载。

因此，图1中所示的电路可以用作高压信号的传输门开关，而不需要(1)高压电源或(2)高压控制信号，以及(3)不消耗来自输入信号的大电流。可能需注意，取决于制造工艺，在实际具体实施中可能需要或可能不需要二极管和过保护电路。

参考图2，描绘了根据本公开的另一特定示例性实施方案的高压自举采样电路的示意图。图2中所示的电路以与图1中所示和上文所述的电路基本相同的方式操作。

上文公开的各种实施方案实现了数据表中的关键区别：从输入消耗零电流，因为小的开关电容器电流在～毫微安培范围内。(后续电路的esd漏电流和开关电流可能会将其增加到约～1μa)。从输入的角度来看，该器件可被视为无源器件，通过设计保证不同输入路径之间的理想匹配，并且可以提供4x多路复用输入路径之间的测量的～<1lsb(16位)匹配。根据各种实施方案，该高压多路复用器100允许复制dc偏移校准和偏移抖动，由此通过整个系统(32vdc范围)提供测量的<1lsb(3μv)输入偏移电压。各种实施方案还允许输入的外部电阻器-电容器(rc)滤波而不破坏测量。传统器件警告外部电阻器和印刷电路板(pcb)的迹线电阻会破坏测量。例如，一些传统器件声明：“建议将感测电阻器尽可能靠近器件放置，不要使用最小宽度的pcb迹线”。根据各种实施方案，包括前端器件的评估板可在每个输入端上包括100欧姆串联电阻器(不是必需的)。这允许系统用户将感测电阻器放置在它们最有意义的发生电路附近。

参考图3，所描绘的是具有单通道差分输入多路复用器的采样电路的示意图，该单通道差分输入多路复用器包括两个高压开关。根据本发明的教导内容，必须在大共模电压之上测量小差分电压。共模可为从约零(0)vdc至约32vdc。差分信号可以例如小至+/-25mv，例如，由通过感测电阻器的电流引起的电压。该电路的供电电压可以是例如但不限于2.6vdc。作为示例而非限制，可以复用八个输入，每个输入具有不同的(未知的)共模电压vcm。图3所示的电路是开关多路复用器的一个示例，它可用于更高级别的系统，以测量小的差分电压(在高vcm下)并将其转换为较大的低电压信号。

参考图4，描绘了现有采样电路的示意性框图。图4所示的现有采样电路没有可用的高侧电压轨，因此从输入信号本身获取功率。从被测输入中获取的功率是一个关键参数。例如，由本申请的受让人制造的pac1921不使用多路复用器，并且从每个输入通道获得约35微安。由本申请的受让人制造的pac1720(未示出)包括双通道多路复用器，并且从每个输入通道获得约150微安。根据本文公开的各种实施方案，利用四通道多路复用器，设计目标可小于约一微安。比现有技术有了实质性的改进。在这种情况下，pac1921使用电阻分压器测量vbus电压(0-32v)，将其除以0-3v之间的电压。pac1921使用在vbus电源上工作的差分放大器来缓冲vbus和vsense之间的小差分电压，并将产生的信号驱动到低压adc。max34407(如图4所示的框图)还包括由外部vbus电源供电的有源高压缓冲器。

目前的技术器件，例如图4中所示的器件：a)包括由高侧输入(最常见)供电的差分输入缓冲放大器。本技术放大器使用来自被测量的电压输入的dc电流，并且不能工作到低至零(0)vdc。在这些现有器件中存在沟道间失配的来源。由于不知道哪个差分输入承载最高电压，因此难以进行双向输入；b)在一些现有器件中，开关晶体管由这种现有器件中的高侧输入供电，并且它们使用来自输入的dc电流来为开关产生vgs。同样，这不能用于零vdc，并且它不适合多路复用配置；c)一些现有器件使用交流耦合开关控制，这导致高可变性，也不适合多路复用配置，并且也难以关断(直流泄漏可能很高)；并且d)一些现有技术器件在输入端使用电阻分压器，它使用来自输入端的直流电流，将通道间匹配限制在约8位，并且破坏信噪比(snr)。

参考图5，所描绘的是根据本公开教导内容的图1和图2中所示的高压自举采样电路的简化示例性应用的示意性框图，并且适于将电源的电流和电压测量耦接到采样电路模数转换器(adc)。多个高压自举采样电路100/200可以耦接到电流感测电阻器542和跨负载(电阻器)550测量的电源输出电压。多个高压自举采样电路100/200中的所选择的一些可将不同的电压节点552、554和556连接到采样和保持电容器548。可以选择多个高压自举采样电路100/200中的两个以将待测量的电压节点的正电压和负电压耦接到采样和保持电容器548。然后断开这两个自举采样电路100/200(从采样和保持电容器548断开)，并且关断采样开关546。由此，存储在采样和保持电容器548上的采样电压耦接到模数转换器(adc)544的差分输入(+/-)，然后可将存储的采样电压转换为数字值，该数字值可以耦接到微控制器(未示出)以进行处理。

例如：

当高压采样电路100b被启用时，节点552耦接到(+)电容器548。

当高压采样电路100a被启用时，节点554耦接到(-)电容器548。

当高压采样电路100d被启用时，节点552耦接到(-)电容器548。

当高压采样电路100c被启用时，节点554耦接到(+)电容器548。

当高压采样电路100e被启用时，节点556耦接到(-)电容器548。

当高压采样电路100f被启用时，节点556耦接到(+)电容器548。因此，电阻器542两端的电压下降(提供给负载的电源电流)可以被测量为正电压(启用高电压采样电路100b和100a)或负电压(启用高电压采样电路100d和100c)。提供给负载(电阻器550)的电压可以被测量为正电压(启用高电压采样电路100c和100e)或负电压(启用高电压采样电路100a和100f)。通过在正电压测量和负电压测量和平均之间交替，可以获得更精确的电压测量。

双向测量能力，例如正(+)或负(-)差分电压测量，也可以被认为是期望的关键参数。现有技术测量电路不容易实现支持双向测量而不在功耗或复杂性方面造成重大损失。难度在于不知道哪个轨道可能承载较高的电压电势，并且现有技术可能取决于工作功率的较高(更大的正)电压电势。

根据本公开的教导内容并且在图3中示出的实施多路复用器的另一种方式是，首先在节点370处(通过开关374)对一个电压(vbus)采样并将其存储到电容器378上，而另一个电容器382通过开关380重置为零伏。然后将节点372上的另一电压(vsense)(经由开关376)切换到电容器378上，使运算放大器384通过n:1电容比，例如8:1的电容比，但不限于特定的电容比，将差值放大到电容器382上。

上文公开的各种实施方案实现了产品性能的关键区别：从输入电压基本上不消耗电流，因为小的开关电容器电流在～毫微安培范围内。(后续电路的esd漏电流和开关电流可能会将其增加至～1μa)。从输入的角度来看，该器件可被视为无源器件，通过设计保证不同输入路径之间的理想匹配，并且可以提供4x多路复用输入路径之间的测量的～1lsb(16b)匹配。根据各种实施方案，该高压多路复用器100允许复制dc偏移校准和偏移抖动，其中通过整个系统(32vdc范围)提供测量的<1lsb(3μv)输入偏移电压。各种实施方案还允许输入的外部电阻器-电容器(rc)滤波而不破坏测量。传统器件警告外部电阻器和印刷电路板(pcb)的迹线电阻会破坏测量。例如，一些传统器件规格声明：“建议将感测电阻器尽可能靠近器件放置，不要使用最小宽度的pcb迹线”。根据各种实施方案，包括前端器件的评估板可在每个输入端上包括100欧姆串联电阻器(不是必需的)。这允许系统用户将感测电阻器放置在它们最有意义的发生电路附近。

传统部件从高压输入消耗约10μa至约100μa。各种实施方案允许来自输入的毫微安级电平偏置电流。如此低的偏置电流允许“感测电阻器”远离高压多路复用器100，并且还允许在输入引脚处使用rc低通滤波。在看到明显的测量电路误差之前，该设计还允许千欧姆电阻。