本发明涉及放大器电路，尤其涉及一种A/AB类全差分放大器及信号放大方法。
背景技术：
放大器通常响应于输入信号来调制电源电流。基于所述输入信号在电路中的放大比例，放大器被分为几类，例如A类、B类和AB类放大器。
对于A类放大器，有源器件在输入信号的整个传导周期保持启动(active)，且几乎所有的时间都在消耗电能。对于B类放大器，有源器件在二分之一传导周期内保持启动，并且输出信号具有明显的失真。
AB类放大器包括多个推挽式器件(push and pull devices)，其中每个推挽式器件被偏置，以在多于二分之一传导周期的时间内传导，其能够降低B类放大器的交叉整形(cross-over clipping)，但是却增加了与A类放大器相关的功耗。所增加的功耗来自AB类放大器的“静态电流”，所述“静态电流”在没有输入信号的情况下通过所述推挽式器件由正极流向负极。所述AB类放大器只需要少量的静态电流即可大大减少交叉失真，因此被广泛应用于音频、信号处理和射频电路。
因此，静态电流的选择大大影响失真程度与功效。当所述AB类放大器的推挽式器件由电压偏置操作时，流经所述推挽式器件的所述静态电流由偏置电压、器件工艺、温度和电源电压的变化来确定。如果通过推挽式器件的静态电流不匹配，可能会导致电路性能下降，例如增加共模直流(DC)偏移和差模(DC)偏移。
技术实现要素：
有鉴于此，本发明提供一种差分放大器及其信号放大方法，以解决上述技术问题。
在一实施例中，提供一种差分放大器，包括：第一放大器级，用于根据差分输入信号产生第一级差分输出信号；偏置电路，耦接于所述第一放大器级和接地端之间，包括一偏置电流源和第一、第二控制晶体管，所述第一、第二控制晶体管通过所述偏置电流源耦接于所述接地端，所述偏置电路用于通过所述偏置电流源提供的具有所需的静态电流电平的偏置电流，偏置所述第一和第二控制晶体管，以分别产生第一和第二电流，所述第一和第二控制晶体管形成一差分对，所述差分对接收所述第一级差分输出信号；以及第二放大器级，耦接于所述偏置电路，包括用于输出第二级差分输出信号的第一和第二输出放大器级，所述第一和第二输出放大器级的每一个包括推挽式晶体管以及镜像晶体管，所述推挽式晶体管包括相互串联且互补的一个推晶体管和一个挽晶体管，所述镜像晶体管耦接于所述推晶体管，所述镜像晶体管将所述第一和第二电流的其中一个镜像到所述推晶体管，且所述镜像后的电流用于偏置所述挽晶体管。
在另一实施例中，提供一种信号放大方法，用于一差分放大器。所述方法包括：根据差分输入信号产生第一级差分输出信号；通过一电流源提供具有所需的静态电流电平的偏置电流；通过所述偏置电流偏置第一和第二控制晶体管以分别产生第一和第二电流，所述第一和第二控制晶体管形成一差分对，所述差分对接收所述第一级差分输出信号；将所述第一和第二电流镜像到第一和第二推晶体管，所述第一和第二推晶体管分别串联耦接于第一和第二挽晶体管，所述第一和第二推晶体管与所述第一和第二推晶体管对应形成两对推挽式晶体管，且每一对串联的推挽式晶体管是互补的；通过来自所述第一和第二推晶体管的镜像后的第一和第二电流，分别偏置所述第一和第二挽晶体管；以及两对所述推挽式晶体管输出第二级差分输出信号。
所述差分放大器采用偏置电路，以提供相等且恒定的静态电流到所述放大器输出级的推挽式晶体管，以及采用基准电压产生电路，来提供输出电压共模校正，降低共模和差模DC偏移并增加信号噪声抑制，提高电路性能。
附图说明
图1是根据本发明一实施例的A/AB类放大器的电路原理图；
图2是根据本发明另一实施例的A/AB类放大器的电路原理图；
图3是结合在图1的所述A/AB类放大器中的电压共模电路和偏置电路的电路原理图；
图4是根据本发明又一实施例提供的AB类放大器的电路原理图；
图5是根据本发明一实施例的控制方法的流程图；
图6是根据本发明另一实施例的控制方法的流程图。
具体实施方式
在本说明书以及权利要求书当中使用了某些词汇来指代特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”是一个开放式之用语，因此应解释成“包括但不限定于”。另外，“耦接”一词在此包括任何直接及间接的电气连接手段。因此，若文中描述第一设备耦接于第二设备，则代表第一设备可以直接电气连接于第二设备，或通过其它设备或连接手段间接地电气连接至第二设备。
下述放大器电路的实施例采用互补型晶体管，即“npn型”和“pnp型”晶体管，或称为N型和P型器件。在双极结型晶体管(BJT)中，晶体管类型指半导体材料和由此获得的主要载流子，且基于所述半导体材料和主要载流子，形成所述BJT的各个区域，即发射极、基极和集电极。同样，在一个场效应晶体管(FET)中，FET指半导体材料和主要载流子，且基于所述半导体材料和主要载流子而形成所述漏极、栅极以及源极。所述N和P型设备被认为是互补的，原因是它们的开关特性是互补的。当BJT的基极或FET的栅极电压被拉低时，所述P型器件或“pnp”型器件通常是“开启”并导通的。相反，当BJT的基极或FET的栅极电压被拉高时，所述N型器件或“npn”型器件通常是“开启”并导通的。
可以理解，本揭露书的实施例仅用于说明本发明的原理，实际的实现方式不限于在实施例中所示的电路结构。具体的，本实施例中的晶体管器件的极性是可以互换来实现本发明的原理并满足各种设计的。此外，在一些实施例中，所述BJT器件可被用来代替FET器件以实现本发明。
在下面揭露的内容中，电源被标记为VDD，并提供一个固定的电压电势，例如3V、5V或其他值。接地端被固定在0V电压电势。在一些实施例中，连接到各实施例中的输出节点OUTM和OUTP的输出负载通常与放大器电路连接相同的接地端。
图1是根据本发明一实施例的A/AB类放大器1的电路原理图。所述A/AB类放大器1包括第一放大器级10、第二放大器级、偏置电路14和电压共模(voltage common-mode)反馈电路18。所述第一放大器级10和第二放大器级耦接到所述偏置电路14，所述电压共模反馈电路18耦接到所述第一放大器级10和第二放大器级，以校正所述共模电压。
所述放大器1是一个差分放大器，其接收一对差分输入信号INM和INP，并产生一对第二级差分输出信号OUTM和OUTP。所述差分输入信号INM和INP通过两级放大，以产生所述第二级差分输出信号OUTM和OUTP，其中所述第二放大器级被配置为AB类放大器。所述偏置电路14用于运送等效静态电流到所述第二放大器级的多个推挽式(push and pull)晶体管。所述放大器1可以整合在集成电路或分立电路中，用于音频、视频、通信、计算和信号处理系统的各种应用产品中。
所述第一放大器级10采用折叠级联(folded cascode)结构，且所述第二放大器级包括电流镜和推挽式结构。所述第一放大器级10接收所述差分输入信号INM和INP，并在节点N1和N2输出第一级差分输出信号。所述折叠级联结构用于提供具有中等增益的高频响应。所述差分输入信号INM和INP可以是在转换器或频率合成器中处理过的音频信号、射频信号或模拟信号。
所述第一放大器级10包括晶体管MP1、MP2、MP3、MP4、MP5、MP6、MN1、MN2、MN3、MN4和MP11。所述晶体管MP1和MP2构成一个差分对，用作输入驱动晶体管，且晶体管MN1和MN2形成所述折叠级联晶体管。所述共模反馈是由晶体管MN3和MN4的偏置电压VBC来实现的。在操作时，所述输入驱动晶体管MP1和MP2以及所述级联晶体管MN1和MN2放大所述差分输入信号INM和INP，以在节点N1和N2产生所述第一级差分输出信号VN1和VN2，其随后被传递到偏置电路14。
所述第二放大器级包括第一输出放大器级12a和第二输出放大器级12b，其中，所述第一输出放大器级12a包括镜像晶体管MP7、推晶体管(push transistor)MP9、挽晶体管(pull transistor)MN5和电容器CC1，所述第二输出放大器级12b包括镜像晶体管MP8、推晶体管MP10、挽晶体管MN6以及电容器CC2。所述输出节点分别耦接到互补的两对推晶体管MP9和挽晶体管MN5、推晶体管MP10和挽晶体管MN6，这两个晶体管对形成所述第二放大器级的主要组件。所述推和挽晶体管MP9和MN5、以及MP10和MN6分别串联耦接在一接地端和电源之间。所述晶体管对MP7和MP9及晶体管对MP8和MP10各自形成一个电流镜。所述晶体管MP7和MP8与晶体管MP9及MP10具有相同的尺寸和类型，或具有不同于晶体管MP9及MP10的固定比值n，使得流过晶体管MP7和MP8的电流要么与流过晶体管MP9及MP10的电流匹配，要么是一个固定的比值n。
所述第二放大器级被来自偏置电路14的偏置电流输出进行偏置。所述偏置电路14包括由第一和第二控制晶体管MN7和MN8形成的差分对和拖尾电流源(tail current source)，所述拖尾电流源输送一个固定的拖尾电流，并提供具有电流电平I0的第一和第二偏置电流给所述晶体管MN7和MN8的每一个。如图2和图4的实施例所示，所述拖尾电流源可以串联或并联到所述第一和第二控制晶体管MN7和MN8，以提供所述电流偏置。当没有输入差分信号对INM和INP存在时，所述晶体管MN7和MN8分别输出具有电流电平I0的第三和第四电流IN3和IN4到所述第二放大器级的镜像晶体管MP7和MP8。
进一步的，分别串联到晶体管MN7和MN8的所述镜像晶体管MP7和MP8，也输送具有电流电平I0的第三和第四电流IN3和IN4。然后，所述电流镜复制所述第三和第四电流IN3和IN4到所述推晶体管MP9及MP10，以产生电流水平nI0的镜像电流，其中n是推晶体管MP9/MP10与镜像晶体管MP7/MP8的尺寸比例。所述镜像电流nI0也用于偏置所述挽晶体管MN5和MN6。由于节点N1和N2不会被强制为(not forced to)偏置电压，且不能决定在输出挽晶体管MN5和MN6的偏置电流，因此，所述晶体管MN5和MN6只需输送由推晶体管MP9和MP10提供的镜像电流nI0。由此，所述推晶体管MP9/MP10和挽晶体管MN5/MN6输送相等的静态电流。当不存在差分输入信号INM和INP时，所述电流电平nI0即是所需的静态电流，其由所述第二放大器级的推晶体管MP9/MP10和挽晶体管MN5/MN6输送。由所述拖尾电流源产生的所述固定的拖尾电流可具有2I0的电流电平。
电路运作时，由所述第一和第二偏置电流I0偏置的所述控制(镜像)晶体管MN7和MN8，用于接收来自于所述第一放大器级10的所述第一级差分输出信号VN1和VN2，以产生第三和第四电流IN3和IN4，所述第三和第四电流IN3和IN4分别正比于所述接收到的第一级差分输出信号VN1和VN2。随后，所述晶体管MP7和MP8将所述第三和第四电流IN3、IN4分别镜像到所述推晶体管MP9及MP10，从而推动成正比的镜像电流nIN3和nIN4从电源VDD流向输出节点，以分别产生第二级差分输出信号OUTM和OUTP。所述推晶体管MP9及MP10只汲取所述差分输入信号INM和INP的超过大约180度(180degrees)的有效电流。在所述差分输入信号周期的驻留部分(remaining portions)期间，所述电流接近静态电流电平nI0。相反，所述偏置的差分输入信号OUTM和OUTP的负数部分(negative portion)用于启动所述挽晶体管MN5和MN6，从而拉动成比例的电流量从输出端到接地端，以产生由此得到的第二级差分输出信号OUTM和OUTP。所述挽晶体管MN5和MN6分别由来自推晶体管MP9及MP10的静态电流nI0提供偏置。
所述输出电压共模校正是由一个内反馈回路来提供的，所述内反馈回路从所述第二放大器级，通过所述电压共模电路18，再回到所述第一放大器级10。所述电压共模电路18包括一个电压共模放大器ACV和第一、第二电阻RC1、RC2。所述第一和第二电阻RC1和RC2并联连接，并分别接收所述第二级差分输出信号OUTM和OUTP。在一些实施例中，所述第一和第二电阻RC1和RC2具有基本相同的电阻值，并且用于计算所述第二级差分输出信号OUTM和OUTP的一个平均值。所述电压共模放大器ACV耦接到所述第一、第二电阻RC1、RC2，通过将所述平均值与一个基准电压V0的差值作为偏置电压VBC，并反馈到所述第一放大器级10的晶体管MN3和MN4，继而导致第二级差分输出信号OUTM和OUTP发生变化，从而将第二级差分输出信号OUTM和OUT的平均电压设置为所述基准电压V0。其中，所述偏置电压VBC在节点N1和N2调节所述第一级差分输出信号VN1和VN2。所述基准电压V0可保持在一个基准电位VCM，所述基准电位VCM可以是一个能够增加或最大化输出信号摆幅的模拟接地端。如图2所示，所述基准电压V0也可以由复制偏置电路产生。如图3所示，所述基准电压V0也可以通过外部方式设定为任意值，所述值小于电源电压VDD。
此外，所述电压VBP1、VBP2、VBP3和VBN2是通过一个偏置电压产生电路(图未示)产生的偏置电压，并供给到所述第一放大器级10和所述偏置电路14。
所述A/AB类放大器1采用偏置电路14，以提供电流偏置给所述第二放大器级，从而通过第二放大器级的推挽式晶体管提供恒定且相等的静态电流，并降低共模和差模直流偏移，以及增加信号噪声抑制。所述A/AB类放大器1适用于低电压产品中，且所述第二放大器级的静态电流被精确设定。
图2是根据本发明另一个实施例的A/AB类放大器2的电路示意图，其中所述偏置电路24是由晶体管MN9实现的，所述晶体管MN9串联于所述第一和第二控制晶体管MN7和MN8的一个节点N5处，并且所述基准电压V0是由一个基准电压产生电路21产生的。
所述偏压晶体管MN9作为一电流源使用，所述电流源输送一个恒定电流2I0，以提供具有静态电流I0的电流偏置至所述第一和第二控制晶体管MN7和MN8。所述偏置电压VBN1也由前面部分中描述的偏置电压产生电路产生。为了提供所需的DC电压降(voltage drop)至所述偏压晶体管MN9，电平移位电阻器RB1和RB2被插入在所述第一放大器级10。本实施例中，所述电平移位电阻器RB1耦接在所述晶体管MN5的基极与节点N1之间，所述电平移位电阻器RB2耦接在所述晶体管MN6的基极与节点N2之间，以分别在节点N1和N2处提供所需要的DC移位电平(shifted level)。所述电平移位电阻器RB1和RB2具有基本相同的电阻值。
所述基准电压产生电路21用于产生基准电压V0给电压共模电路18，以校正所述共模电压。所述基准电压产生电路21是一个复制偏置电路(replica bias circuit)，其包括有与所述偏置电路(即第一和第二放大器级的偏置电路)相同的电路结构。具体地，所述基准电压发生电路21包括晶体管MP14、MP13、MN12、MP12、MN11、MN10和电阻RB3，其中晶体管MP14、MP13、MN12、MP12、MN11、MN10、电阻器RB3和节点N6、N7分别复制上述晶体管MP5/MP6、MP3/MP4、MN5/MN6、MP7/MP8、MN7/MN8、MN9、电阻RB1/RB2和第一、第二放大器级的节点N1/N2和节点N5。
通过所述基准电压产生电路21的电路结构，所述基准电压V0复制节点N3/N4处的电压VN3/VN4，所述电压共模电路18用于通过反馈平均电压与基准电压V0的差值到所述晶体管MN3和MN4，以及调节在节点N1和N2处的电压VN1和VN2，直到所述第二级差分输出信号OUTM和OUTP与基准电压V0基本相同，或与节点N3/N4处的电压VN3/VN4基本相同，从而将所述第二级差分输出信号OUTM和OUTP的平均值匹配至所复制的基准电压V0。共模校正之后，所述电压OUTP、OUTM、VN3和VN4都被设置为基准电压V0。由此，所述晶体管MP9及MP10的漏极-源极电压与晶体管MP7/MP8的漏极-源极电压是完全一样的。因此，当晶体管MP7和MP8的静态电流是I0时，所述晶体管MP9及MP10的静态电流可以被精确地设置为nI0。
综上所述，所述A/AB类放大器2采用偏置电路24，以提供相等且恒定的静态电流到所述放大器输出级的推挽式晶体管，以及采用基准电压产生电路21，来提供输出电压共模校正，降低共模和差模DC偏移并增加信号噪声抑制。
图3是电压共模电路31和偏置电路36的电路示意图，所述电压共模电路31和偏置电路36可以被A/AB放大器1采用。图3的实施例与图2的实施例的区别在于：电压共模电路31和偏置电路36取代了电压共模电路21和偏置电路24。
所述电压共模电路31包括第一电压环馈(feed around)放大器ARB、晶体管MP12和电流源。所述电流源用于输送所需的静态电流电平I0，并连接到晶体管MP12的漏极。参照图1和图3，图3中的晶体管MP12可被视为复制图1中的晶体管MP7/MP8，并由所述电流源供给的恒定电流I0偏置。在一些实施例中，所述电流源可以由一个晶体管来实现，所述晶体管被偏置为输送电流电平为I0的恒定电流。所述第一电压环馈放大器ARB用于接收外部施加的基准电压VCM和晶体管MP12的漏极电压，由此将所述晶体管MP12的漏极电压V0设置为等于外部施加的基准电压VCM，并将所述晶体管MP12的漏极电压V0提供给所述电压共模电路18(图1)。其中，所述漏极电压V0被用作基准来设置所述第二级差分输出信号OUTM和OUTP的电压电平。
所述偏置电路36包括第一电流反馈放大器ACI和晶体管MN9。所述第一电流反馈放大器ACI用于通过在节点N3和N4处输出一输出电压，以将节点N3和N4处的电压VN3和VN4设置为晶体管MP12的栅极电压VRG，从而将晶体管MN9输送的电流调整到(2I0±ΔI0)，其中，所述第一电流反馈放大器ACI的输出电压表示电压VN3和VN4与目标栅极电压VRG的电压差，且电流分量±ΔI0成正比于所述电压VN3和VN4与目标栅极电压VRG的电压差。所述偏置电路36可以代替图1的放大器1的偏置电路14的电流源来使用，所述晶体管MN9用于提供偏置电流(2I0±ΔI0)/2到所述控制晶体管MN7和MN8，以改变晶体管MN7和MN8的漏极电压VN3和VN4，从而将电压VN3和VN4设置到目标栅极电压VRG。
因此，通过所述第一电压环馈放大器ARB，而将所述第二级差分输出信号OUTM和OUTP设置为所述外部施加的基准电压VCM，通过所述第一电流反馈放大器ACI，将节点N3和N4处的所述电压VN3和VN4设置为晶体管MP12的栅极电压VRG，因此，所述第二放大器级的晶体管MP9和MP10的栅极-漏极电压被设定为等于电压共模电路31的晶体管MP12的栅极-漏极电压，流经晶体管MP9及MP10的静态电流被精确地设置为nI0。所述外部施加的基准电压VCM以及所述第二级差分输出信号OUTM和OUTP可以被设置为小于或等于电源VDD的分数倍的任何电压电平。
与图2中的放大器2相比较，图3的实施例在选择共模电压VCM方面具有更大的灵活性。在图2所示的实施例中，基准电压V0取自晶体管MP12的漏极电压，并且被固定在低于电源电压VDD的VGS压降(即(VDD-VGS))上。在其他实施例中，N型和P型晶体管被互换，使得基准电压V0可被固定在高于接地电势(ground potential)，即VGS上。而在如图3所示的实施例中，基准电压V0被强制为(forced to)外加共模电压VCM，所述外加共模电压VCM可以被设置为任何所需要的值，所述值小于电源电压VDD。因此，图3的电路结构可使所述放大器工作于更大选择范围的共模电压VCM。
在图3的实施例中，采用了电压共模电路31和偏置电路36，以将第二级差分输出信号OUTM和OUTP设置为一个外部施加的共模电压VCM，供灵活选择共模电压，并使得晶体管MP9及MP10的静态电流能够被精确设置到所需的值nI0。
图4是根据本发明又一实施例的AB类放大器4的电路示意图，其包括第一放大器级40、第二放大器级、偏置电路44和电压共模反馈电路18。图4的实施例采用图3中的共模电压校正电路。图4的实施例与图2和图3的实施例的不同之处在于：电路结构不同，以及所述第一放大器级40、第二放大器级和偏置电路44的连接方式不同。
参考图2和图4，图2中的偏置电路24的晶体管MN9被分成图4中的两个大小相等的偏置电路44的晶体管MN9A和MN9B。所述第一和第二控制晶体管MN7和MN8分别与晶体管MN9A和MN9B并联之后再接地。即，第一和第二控制晶体管MN7和MN8的源极不是通过图2的晶体管MN9接地，而是直接接地。由于第一和第二控制晶体管MN7和MN8不再叠加在晶体管MN9上，所述第一放大器级40不再需要电平移位电阻器RB1和RB2来提供晶体管MN9所需的电压。此外，晶体管MN9A和MN9B被偏置作为电流源，每边输送(I0±ΔI0)的电流。
此外，在第二放大器级中，晶体管MP9与MP7的尺寸比例和MP10与MP8的尺寸比均为n：2，而晶体管MN5与MN7的尺寸比和MN6与MN8的尺寸比是n：1，其中n是一个整数。因此，由镜像晶体管MP7和MP8输送的静态电流是2I0，由第一和第二控制晶体管MN7和MN8输送的静态电流是I0，由分割的偏压晶体管MN9A和MN9B输送的静态电流是I0。如图3的实施例所述，通过使用放大器ACI和ARB，由推晶体管MP9及MP10和挽晶体管MN5及MN6所输送的静态电流保持在电流电平nI0。如图3的实施例所述，在差分输出信号OUTM和OUTP上的电压共模被电压共模电路18和所述基准电压产生电路41所保持。
由于源极接地，所述第一和第二控制晶体管MN7和MN8可提供更高的电流至镜像晶体管MP7和MP8，从而使推晶体管MP9及MP10反过来提供增强的电流至负载，所述负载设置在第二级差分输出信号OUTM和OUTP处。实际操作中，由于晶体管MP7和MP8提供的最大电流是2I0，因此推晶体管MP9及MP10提供的电流被限制为2nI0，而图2的电路结构允许挽晶体管MN5和MN6提供的电流远大于通过推晶体管MP9及MP10提供的电流。因此，放大器2是A/AB类放大器。相比之下，由于第一和第二控制晶体管MN7和MN8现在也直接接地，因此图4的电路结构允许推晶体管MP9及MP10和挽晶体管MN5及MN6提供大量电流到位于节点OUTP和OUTM处的负载，从而形成了AB类拓扑结构。
虽然放大器4的电压共模电路41采用环馈(feedback around)方式，以设置共模电压和偏置电路44来确定所述偏置电流，然本领域技术人员也易知，根据图2中的所述偏置电路24和复制偏置电路21，通过将偏置电路24的单个偏压(偏置)晶体管MN9分成两个偏压晶体管MN9A和MN9B，并分别并联到所述第一和第二控制晶体管MN7和MN8，从而可代替所述偏置电路44和电压共模电路41。
图4中的放大器4采用所述偏置电路44，以提供相等的最大驱动电流和相等的静态电流到所述第二放大器级中的推挽式晶体管，以获得一个纯粹的AB类放大器。
图5是根据本发明一实施例的控制方法5的流程图，其结合了图1到图4的放大器。
当所述控制方法5开始时，所述放大器被初始化，以接收输入差分信号INM和INP，并由第一放大器级在节点N1和N2处产生第一级差分输出信号VN1和VN2(S500)。所述第一放大器级可以为所述折叠级联结构。
同时，在所述偏置电路中，电流源用于提供第一和第二偏置电流，以通过一所需的静态电流电平I0，偏置所述第一和第二控制晶体管MN7和MN8(S502)。连接到所述第一和第二控制晶体管MN7和MN8以及接地端的所述电流源，也可以通过如图2和图4所示的方式串联或并联到所述第一和第二控制晶体管MN7和MN8。
在所述偏置电路中，均具有大致相同的静态电流电平I0的所述第一和第二偏置电流，用于偏置所述第一和第二控制晶体管MN7和MN8，以分别产生所述第三和第四偏置电流IN3和IN4(S504)。其中，所述第三和第四偏置电流IN3和IN4也具有所需的静态电流电平I0。在一些实施例中，所述差分晶体管对MN7和MN8通过电流源接地，所述偏置电路包括一个偏置晶体管MN9，以输送2I0的电流，所述晶体管MN9通过所述第一和第二偏置电流I0偏置所述第一和第二控制晶体管MN7和MN8的每一个。在其他实施例中，差分晶体管对MN7和MN8与电流源并联后接地，所述偏置电路包括两个晶体管MN9A和MN9B，所述晶体管MN9A和MN9B的每一个被偏置来输送所需的静态电流电平I0，其通过所述第一和第二偏置电流I0偏置所述第一和第二控制晶体管MN7和MN8的每一个。
所述第三和第四偏置电流IN3和IN4被输送到所述第二放大器级，并由晶体管MP7和MP9分别镜像到推晶体管MP9及MP10(S506)。其中，所述镜像电流是所述第三和第四偏置电流电平I0的n倍。所述推晶体管MP9及MP10分别输送镜像后的所述第三和第四偏置电流nI0，所述第三和第四偏置电流nI0也用于分别偏置所述挽晶体管MN5和MN6(S508)。因此，位于所述第二放大器级的每对输出端处的推挽式晶体管输送相等的静态电流。当所述第二放大器级中的推挽式晶体管输送基本相等的静态电流电平nI0时，所述共模和差模DC偏移可被更精确地进行控制和减小，并增强AB类放大器的性能。
所述控制方法5利用将所述第二放大器级进行电流偏置，而在所述第二放大器级的推挽式晶体管上产生相等的静态电流，从而降低了共模和差模DC偏移并提高电路性能。
图6是根据本发明一实施例的控制方法6的流程图，其可用于图1到图4的差分放大器。
所述控制方法6用于提供输出电压共模校正。当所述控制方法6启动时，所述差分放大器被初始化，并产生基准电压V0作为输出电压共模校正的基准(S600)。当采用图2所示的复制偏置电路时，所述基准电压V0可以固定在电平(VDD-Vth)或(Vth)，而当通过图3和图4的反馈放大器实现时，所述基准电压V0可以是小于电源电压VDD的任何所需的电平。
然后，所述第二级差分输出信号OUTM和OUTP通过一电压共模反馈电路进行平均，并与基准电压V0进行比较，以确定所述平均值与基准电压V0之间的电压差VBC(S602)。
随后，通过反馈所述电压差VBC到所述第一放大器级，随后调节所述第一级差分输出信号VN1和VN2，由此改变所述第二级差分输出信号OUTM和OUTP，从而降低或移除所述差分输出信号OUTM和OUTP的共模电压(S604)。此过程将延续到所述差分输出信号OUTM和OUTP的平均值与基准电压V0相匹配。
使用所述控制方法6时，所述第二级差分输出信号OUTM和OUTP可以被精确地设置为基准电压V0，而减少或消除了来自第二级差分输出信号OUTM和OUTP的共模电压偏移。
虽然本发明已以较佳实施方式揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的范围内，可以做一些改动，因此本发明的保护范围应以权利要求所界定的范围为准。