放大器电路的制作方法
【专利摘要】本发明公开了放大器电路。一种放大器电路包括：差分放大器电路，被配置为放大输入到第一输入端子的信号与输入到第二输入端子的信号之间的电压；多个输出电路，每一输出电路被配置为输出与从差分放大器电路输出的信号对应的信号；和控制电路，被配置为将所述多个输出电路中的选择的一个输出电路设定为操作状态以驱动所选择的输出电路的输出端子，并且将其余的输出电路设定为非操作状态并且将所述其余的输出电路的输出端子设定为高阻抗状态。
【专利说明】放大器电路
【技术领域】
[0001 ] 本发明涉及放大器电路。
【背景技术】
[0002]日本专利公开N0.5-226948公开了包含恒流源、放大器输入级、电平偏移级和多个输出电路的多输出放大器。在该多输出放大器中，多个输出电路共享恒流源、放大器输入级和电平偏移级，由此抑制芯片面积的增加。
[0003]在日本专利公开N0.5-226948中公开的多输出放大器没有停止不处于使用中的输出电路的操作。当负载与不处于使用中的输出电路连接时，不处于使用中的输出电路会以诸如串扰的方式不利地影响使用中的输出电路。另外，用于使不处于使用中的输出电路操作的偏置电流消耗功率。
【发明内容】
[0004]本发明提供了有利于减少串扰和/或功耗的技术。
[0005]本发明的一个方面提供了 一种放大器电路，该放大器电路包括:差分放大器电路，被配置为放大输入到第一输入端子的信号与输入到第二输入端子的信号之间的电压；多个输出电路，每一输出电路被配置为输出与从差分放大器电路输出的信号对应的信号；和控制电路，被配置为将多个输出电路中的选择的一个输出电路设定为操作状态以驱动所选择的输出电路的输出端子，并且将其余的输出电路设定为非操作状态以及将其余的输出电路的输出端子设定为高阻抗状态。
[0006](参照附图)阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。
【专利附图】
【附图说明】
[0007]图1是示出根据第一实施例的放大器电路的布置的框图；
[0008]图2是示出第一实施例的放大器电路中的多个输出电路的第一布置例子的电路图；
[0009]图3是示出第一实施例的放大器电路中的差分放大器电路的布置例子的电路图；
[0010]图4是示出第一实施例的放大器电路中的多个输出电路的第二布置例子的电路图；
[0011]图5A?是不出第一实施例的放大器电路中的多个输出电路的第三布置例子的电路图；
[0012]图6是示出第一实施例的放大器电路中的多个输出电路的第四布置例子的电路图；
[0013]图7是示出根据第二实施例的放大器电路的布置的电路图；
[0014]图8是示出根据第三实施例的放大器电路的布置的电路图；以及
[0015]图9A和图9B是根据第四实施例的放大器电路的布置的电路图和波形图。【具体实施方式】
[0016]现在将根据附图详细描述本发明的优选实施例。注意，为了便于描述，在以下的描述和附图中，端子和与端子对应的信号由相同的名称表示。
[0017]图1示出根据本发明的第一实施例的放大器电路100的布置。放大器电路100被布置为具有多个输出端子01和02的差分放大器。放大器电路100从多个输出端子01和02中的选择的一个输出端子输出如下这样的信号，该信号是通过放大输入到非反相输入端子(第一输入端子)INP的信号INP和输入到反相输入端子(第二输入端子)INN的信号INN之间的电压获得的。放大器电路100包含差分放大器电路30、多个输出电路10和20以及控制电路40。
[0018]差分放大器电路30放大输入到非反相输入端子(第一输入端子)INP的信号INP和输入到反相输入端子(第二输入端子)INN的信号INN，并且输出驱动信号BP和BN。驱动信号BP和BN是用于驱动多个输出电路10和20的信号。多个输出电路10和20输出与从差分放大器电路30输出的驱动信号BP和BN对应的信号。注意，输出电路10从输出端子01输出与驱动信号BP和BN对应的信号01，并且，输出电路20从输出端子02输出与驱动信号BP和BN对应的信号02。
[0019]控制电路40将多个输出电路10和20中的选择的一个输出电路设定为操作状态以驱动所选择的输出电路的输出端子。控制电路40将多个输出电路10和20中的除所选择的一个输出电路以外的输出电路(未被选择的输出电路)设定为非操作状态，并且将未被选择的输出电路的输出端子设定为高阻抗状态。多个输出电路10和20中的所选择的一个输出电路的输出端子被设定为低阻抗状态。当将未被选择的输出电路设定为非操作状态并且将未被选择的输出电路的输出端子设定为高阻抗状态时，降低功耗。另外，这使得能够减少来自未被选择的输出电路的串扰对于所选择的输出电路的影响。
[0020]控制电路40根据控制信号Φ I和Φ 2控制多个输出电路10和20中的处于操作状态中的输出电路和处于非操作状态中的输出电路。在这种情况下，输出电路的数量可以为三个或更多个。控制电路40可将多个输出电路中的全部或一些设定为选择状态。当多个输出电路中的一些要被设定为选择状态时，控制电路将其余的输出电路设定为未被选择状态。
[0021]控制电路40可将多个输出电路10和20全部设定为非操作状态，并且同时将未被选择的输出电路的输出端子设定为高阻抗状态。例如，在待机状态(例如，不向输入端子INP和INN输入信号的状态)中，控制电路40优选地将多个输出电路10和20全部设定为非操作状态，并且同时将它们的输出端子设定为高阻抗状态。通过该控制，可以抑制功耗。
[0022]图2示出第一实施例的放大器电路100中的多个输出电路10和20的第一布置例子。输出电路10包含开关S21、S22、S23和S24、PMOS晶体管M21以及NMOS晶体管M23。PMOS晶体管M21和NMOS晶体管M23用作用于驱动输出端子01的驱动元件。PMOS晶体管M21的漏极端子和NMOS晶体管M23的漏极端子与输出电路10的输出端子01连接。PMOS晶体管M21的源极端子接收电源电压VDD，并且，NMOS晶体管M23的源极端子接收基准电压VSS。
[0023]开关S21连接于PMOS晶体管M21的栅极端子与接收驱动信号BP的节点之间。开关S23连接到NMOS晶体管M23的栅极端子以及接收驱动信号BN的节点。根据控制信号Φ I控制开关S21和S23的通/断(ON / OFF)操作。开关S22连接于PMOS晶体管M21的栅极端子与电源电压VDD之间。开关S24连接于NMOS晶体管M23的栅极端子与基准电压VSS之间。根据控制信号Φ2控制开关S22和S24的通/断操作。
[0024]输出电路20包含开关S25、S26、S27和S28、PMOS晶体管M22以及NMOS晶体管M24。PMOS晶体管M22的漏极端子和NMOS晶体管M24的漏极端子与输出电路20的输出端子02连接。PMOS晶体管M22的源极端子接收电源电压VDD，并且，NMOS晶体管M24的源极端子接收基准电压VSS。PMOS晶体管M22和NMOS晶体管M24用作用于驱动输出端子02的驱动元件。
[0025]开关S25连接于PMOS晶体管M22的栅极端子与电源电压VDD之间。开关S27连接于NMOS晶体管M24的栅极端子与基准电压VSS之间。根据控制信号Φ I控制开关S25和S27的通/断操作。开关S26连接于PMOS晶体管M22的栅极端子与接收驱动信号BP的节点之间。开关S28连接于NMOS晶体管M24的栅极端子与接收驱动信号BN的节点之间。根据控制信号Φ 2控制开关S26和S28的通/断操作。
[0026]通过以上的布置例子，当供给到开关S21?S28的控制信号被设定于高电平时，开关S21?S28被接通处于导通状态。当供给到开关的控制信号被设定于低电平时，开关S21?S28被关断处于非导通状态。以上的布置例子包含两个输出电路10和20，并且，这些电路的操作状态被排他地控制。在该布置例子中，控制信号Φ1和Φ 2被控制以被排他地设定于高电平。注意，本发明适用于更宽的控制，即，其中多个输出电路中的选择的一个输出电路被设定于操作状态而其余的电路(未被选择的输出电路)被设定于非操作状态的控制。
[0027]在以上的布置例子中，当控制信号Φ I被设定于高电平时，控制信号Φ2被设定于低电平。在这种情况下，开关S21、S23、S25和S27被设定于导通状态，而开关S22、S24、S26和S28被设定于非导通状态。这使得能够向PMOS晶体管M21的栅极端子供给驱动信号BP，并且向NMOS晶体管M23的栅极端子供给驱动信号BN，由此在低阻抗状态中驱动输出端子01。相反，PMOS晶体管M22的栅极端子接收电源电压VDD，使得PMOS晶体管M22被接通。NMOS晶体管M24的栅极端子接收基准电压VSS，使得NMOS晶体管M24被关断。输出电路20的输出端子02被设定于高阻抗状态。输出电路20被控制处于非操作状态。
[0028]类似地，当控制信号Φ2被设定于高电平时，控制信号Φ1被设定于低电平。通过低阻抗驱动输出端子02。此时，输出端子01被控制处于高阻抗状态，并且，输出电路10被控制处于非操作状态。
[0029]图3示出第一实施例的放大器电路100中的差分放大器电路30的布置例子。非反相输入端子(第一输入端子)INP与NMOS晶体管M301的栅极端子连接，并且，反相输入端子(第二输入端子)INN与NMOS晶体管M302的栅极端子连接。NMOS晶体管M301和M302形成差分输入电路。通过恒流源ISl驱动该差分输入电路。恒流源IS2和IS3、其栅极端子接收偏置电压BP2的PMOS晶体管M303和M304以及NMOS晶体管M301和M302形成用于计算与差分输入电压(INP和INN之间的电压)对应的电流的电流运算电路。其栅极端子接收偏置电压BN2的NMOS晶体管M305和M306以及其栅极端子与NMOS晶体管M305的漏极端子连接的NMOS晶体管M307和M308形成电流镜电路。差分输入电路、电流运算电路和电流镜电路形成折叠级联差分放大器电路。
[0030]恒流源IS4和IS7、NMOS晶体管M309、M310和M314以及图2所示的输出电路10和20的NMOS晶体管M23和M24设定流过输出电路10和20的电流的值。类似地，恒流源IS5和IS6、PMOS晶体管M311、M312和M313以及图2所示的输出电路10和20的PMOS晶体管M21和M22设定流过输出电路10和20的电流的值。图3所示的差分放大器电路30与图2所示的电路连接，以形成具有AB类(class-AB)输出的差分放大器。
[0031]图4示出第一实施例的放大器电路100的多个输出电路10和20的第二布置例子。输出电路10包含开关S41和S43、PMOS晶体管M41以及NMOS晶体管M43。PMOS晶体管M41的漏极端子和NMOS晶体管M43的漏极端子与输出端子01连接。PMOS晶体管M41的栅极端子接收驱动信号BP。NMOS晶体管M43的栅极端子接收驱动信号BN。开关S41连接于PMOS晶体管M41的源极端子与电源电压VDD之间。开关S43连接于NMOS晶体管M43的源极端子与基准电压VSS之间。根据控制信号Φ I控制开关S41和S43的通/断操作。
[0032]输出电路20包含开关S42和S44、PM0S晶体管M42以及NMOS晶体管M44。PMOS晶体管M42的漏极端子和NMOS晶体管M44的漏极端子与输出端子02连接。PMOS晶体管M42的栅极端子接收驱动信号BP。NMOS晶体管M44的栅极端子接收驱动信号BN。开关S42连接于PMOS晶体管M42的源极端子与电源电压VDD之间。开关S44连接于NMOS晶体管M44的源极端子与基准电压VSS之间。根据控制信号Φ2控制开关S42和S44的通/断操作。
[0033]当控制信号Φ I被设定于高电平时，控制信号Φ 2被设定于低电平。此时，PMOS晶体管M41的源极端子被设定于电源电压VDD，并且，NMOS晶体管M43的源极端子被设定于基准电压VSS，由此通过低阻抗驱动输出端子01。相反，当PMOS晶体管M42和NMOS晶体管M44的源极端子的电压不定时，输出端子02被控制处于高阻抗状态。输出电路20被控制处于非操作状态。
[0034]类似地，当控制信号Φ2被设定于高电平时，控制信号Φ1被设定于低电平。通过低阻抗驱动输出端子02，并且，输出端子01被控制处于高阻抗状态。
[0035]图5A?示出第一实施例的放大器电路100中的多个输出电路10和20的第三布置例子。输出电路10和20中的每一个具有图5A?所不的布置中的任一个。在图5A的例子中，PMOS晶体管M51的漏极端子和NMOS晶体管M52的漏极端子与输出端子OX连接。PMOS晶体管M51的源极端子接收电源电压VDD，并且，NMOS晶体管M52的源极端子接收基准电压VSS。控制电路40向PMOS晶体管M51的栅极端子供给驱动电压BP或用于关断PMOS晶体管M51的电压。类似地，控制电路40向NMOS晶体管M52的栅极端子供给驱动电压BN或用于关断NMOS晶体管M52的电压。将例示通过低阻抗驱动输出端子OX的情况。在第一例子中，PMOS晶体管M51和NMOS晶体管M52两者都被用作接地源电路。在第二例子中，PMOS晶体管M51被用作接地源电路，NMOS晶体管M52被用作恒流源。在第三例子中，NMOS晶体管M52被用作接地源电路，PMOS晶体管M51被用作恒流源。
[0036]在图5B所示的例子中，NMOS晶体管M53的源极端子和NMOS晶体管M54的漏极端子与输出端子OX连接。NMOS晶体管M53的漏极端子接收电源电压VDD，并且，NMOS晶体管M54的源极端子接收基准电压VSS。控制电路40向NMOS晶体管M53的栅极端子供给驱动电压BP或用于关断NMOS晶体管M53的电压。控制电路40向NMOS晶体管M54的栅极端子供给驱动电压BN或用于关断NMOS晶体管M54的电压。作为通过低阻抗驱动输出端子OX的例子，例如，NMOS晶体管M53被用作源极跟随器电路，NMOS晶体管M54被用作恒流源。
[0037]在图5C所示的例子中，PMOS晶体管M55的漏极端子和PMOS晶体管M56的源极端子与输出端子OX连接。PMOS晶体管M55的源极端子接收电源电压VDD。PMOS晶体管M56的漏极端子接收基准电压VSS。控制电路40向PMOS晶体管M55的栅极供给驱动电压BP或用于关断PMOS晶体管M55的电压。控制电路40向PMOS晶体管M56的栅极端子供给驱动电压BN或用于关断PMOS晶体管M56的电压。作为通过低阻抗驱动输出端子OX的例子，例如，PMOS晶体管M55被用作恒流源，PMOS晶体管M56被用作源极跟随器电路。
[0038]在图所示的例子中，NMOS晶体管M57的源极端子和PMOS晶体管M58的源极端子与输出端子OX连接。NMOS晶体管M57的漏极端子接收电源电压VDD。PMOS晶体管M58的漏极端子接收基准电压VSS。控制电路40向NMOS晶体管M57的栅极端子供给驱动电压BP或用于关断NMOS晶体管M57的电压。控制电路40向PMOS晶体管M58的栅极端子供给驱动电压BN或用于关断PMOS晶体管M58的电压。作为通过低阻抗驱动输出端子OX的例子，例如，NMOS晶体管M57和PMOS晶体管M58两者均被用作源极跟随器电路。
[0039]多个输出端子10和20的电路布置不限于以上的例子，而是可使用各种其它的布置。作为替代方案，多个输出电路10和20可具有相同的电路布置或不同的电路布置。在图5A和图5B所示的电路布置的组合中，NMOS晶体管M52和M54可被用作恒流源，PMOS晶体管M51可用作接地源电路，并且，NMOS晶体管M53可用作源极跟随器电路。不需要向输出电路10和20供给共用驱动信号。在图5A?中，各恒流源由一个MOS晶体管形成。但是，如级联连接的恒流源电路那样，恒流源可由多个MOS晶体管形成。
[0040]图6示出第一实施例的放大器电路100中的多个输出电路10和20的第四布置例子。输出电路10包含开关S61和S63、PMOS晶体管M61以及NMOS晶体管M63。开关S61和S63与输出端子01连接。根据控制信号Φ I控制开关S61和S63的通/断操作。PMOS晶体管M61的漏极端子与开关S61的另一端连接。PMOS晶体管M61的源极端子接收电源电压VDD。PMOS晶体管M61的栅极端子接收驱动信号BP。NMOS晶体管M63的漏极端子与开关S63的另一端连接。NMOS晶体管M63的源极端子接收基准电压VSS。NMOS晶体管M63的栅极接收驱动信号BN。
[0041]输出电路20包含开关S62和S64、PMOS晶体管M62以及NMOS晶体管M64。开关S62和S64与输出端子02连接。根据控制信号Φ 2控制开关S62和S64的通/断操作。PMOS晶体管M62的漏极端子与开关S62的另一端连接。PMOS晶体管M62的源极端子接收电源电压VDD。PMOS晶体管M62的栅极端子接收驱动信号BP。NMOS晶体管M64的漏极端子与开关S64的另一端连接。NMOS晶体管M64的源极端子接收基准电压VSS。NMOS晶体管M64的栅极端子接收驱动信号BN。
[0042]当控制信号Φ I被设定于高电平时，控制信号Φ2被设定于低电平。此时，开关S61和S63被设定于导通状态，并且，通过低阻抗驱动输出端子01。同时，开关S62和S64被设定于非导通状态，并且，输出端子02被控制处于高阻抗状态。输出电路20被控制处于非操作状态。
[0043]类似地，当控制信号Φ2被设定于高电平时，控制信号Φ1被设定于低电平。通过低阻抗驱动输出端子02。输出端子01被控制处于高阻抗状态，并且，输出端子10被控制处于非操作状态。[0044]如上所述，根据本发明的第一实施例，可以降低功耗，并且，可以减少来自未被选择的输出电路的串扰对于被选择的输出电路的影响。
[0045]为了大体上通过半导体元件实现开关，开关的两端常常通过MOS晶体管的漏极端子和源极端子构成。通过供给到栅极端子的电压控制MOS晶体管的通/断操作，由此使MOS晶体管用作开关。在由MOS晶体管形成的开关中，当供给到栅极端子的电压恒定时，MOS晶体管的导通电阻值由于要由开关传送的信号的电压而改变。在由MOS晶体管形成的开关中，导通电阻值的变化常常不利地影响总体电路的畸变特性。在第一到第三布置例子(图
2、图4和图5A?5D)的输出电路中的每一个中，不存在与输出端子和用于驱动输出端子的晶体管(驱动元件)串联连接的开关。当开关由半导体元件形成时，可以获得优异的畸变特性。
[0046]在第一和第三布置例子(图2和图5A?5D)的输出电路中的每一个中，不存在串联连接于形成输出端子的晶体管的源极端子/漏极端子和电源电压VDD /基准电压VSS之间的开关。当大的负载电流从输出端子流出时，由开关的导通电阻导致的热损失和电压效果的影响可被抑制。
[0047]图7是示出根据本发明的第二实施例的放大器电路200的布置的电路图。放大器电路200包含第一差分放大器IOOa和第二差分放大器100b。第一差分放大器IOOa和第二差分放大器IOOb中的每一个可由第一实施例的放大器电路100形成。第一差分放大器IOOa的非反相输入端子INPa、反相输入端子INNa以及多个输出端子Ola和02a分别与第一实施例的放大器电路100的非反相输入端子INP、反相输入端子INN以及多个输出端子01和02对应。第二差分放大器IOOb的非反相输入端子INPb、反相输入端子INNa以及多个输出端子Olb和02b分别与第一实施例的放大器电路100的非反相输入端子INP、反相输入端子INN以及多个输出端子01和02对应。
[0048]为了将第二差分放大器IOOb的部件与第一差分放大器IOOa的部件区分开，第二差分放大器IOOb的差分放大器电路30、多个输出电路10和20以及控制电路40将被称为第二差分放大器电路30、多个第二输出电路10和20以及第二控制电路40。
[0049]放大器电路200被布置为反馈放大器电路，并且，具体而言，被布置为负反馈放大器电路。放大器电路200包含输入端子INl和IN2，并且从多个输出端子OUT和0UT2中的选择的一个输出端子输出通过放大输入到输入端子INl和IN2的信号之间的电压而获得的信号。
[0050]电阻器R13的一端与输入端子INl连接。电阻器R33的一端和第一差分放大器IOOa的非反相输入端子(第一输入端子)INPa与电阻器R13的另一端连接。电阻器R33的另一端接收基准电压VI。第二差分放大器IOOb的非反相输入端子(第三输入端子)INPb与输入端子IN2连接。多个第二开关Sll和S12连接于第二差分放大器IOOb的反相输入端子(第四输入端子)INNb与第二差分放大器IOOb的多个第二输出端子Olb和02b之间。
[0051]在第一差分放大器IOOa的多个输出端子Ola和02a与第一差分放大器IOOa的反相输入端子(第二输入端子)INNa之间形成多个反馈路径。第一开关S15和S16分别布置于多个反馈路径中。布置于第一差分放大器IOOa的多个输出电路中的选择的一个输出电路的输出端子与反相输入端子INNa之间的反馈路径中的第一开关被设定于导通状态。另一方面，布置于第一差分放大器IOOa的多个输出电路中的未被选择的一个输出电路的输出端子与反相输入端子INNa之间的反馈路径中的第一开关被设定于关断状态。
[0052]多个第一开关S15和S16的一端与反相输入端子INNa连接。多个第一开关S15和S16的另一端通过第一电阻器R31和R32与第一差分放大器IOOa的多个输出端子Ola和02a(放大器电路200的输出端子OUTl和0UT2)连接。多个第二输出端子Olb和02b以及多个第二开关Sll和S12通过第二电阻器Rll和R12与多个第一开关R31和R32的另一端连接。
[0053]通过第二电阻器R31和R32与布置于第一差分放大器IOOa的多个输出电路中的选择的一个输出电路的输出端子与反相输入端子INNa之间的反馈路径中的第一开关S15和S16的另一端连接的第二开关Sll和S12被设定于导通状态。通过第二电阻器R31和R32与布置于第一差分放大器IOOa的多个输出电路中的未被选择的一个输出电路的输出端子与反相输入端子INNa之间的反馈路径中的第一开关S15和S16的另一端连接的第二开关Sll和S12被设定于关断状态。注意，电阻器R11、R12和R13具有相同的电阻值Rl，并且，电阻器R31、R32和R33具有相同的电阻值R3。
[0054]根据控制信号Φ I和Φ 2选择性地控制第一差分放大器IOOa和第二差分放大器IOOb的各输出端子的阻抗状态。当控制信号Φ I被设定于高电平时，控制信号Φ2被设定于低电平。通过低阻抗驱动差分放大器的输出端子Ola和01b。输出端子02a和02b被控制处于高阻抗状态。类似地，当控制信号Φ 2被设定于高电平时，控制信号Φ I被设定于低电平。通过低阻抗驱动输出端子02a和02b。输出端子Ola和Olb被控制处于高阻抗状态。
[0055]根据控制信号Φ I和Φ 2控制开关SI 1、S15、S12和S16的通/断操作。当控制信号Φ I被设定于高电平时，开关Sll和S15被控制处于导通状态。当控制信号Φ I被设定于低电平时，开关Sll和S15被控制处于非导通状态。当控制信号Φ2被设定于高电平时，开关S12和S16被控制处于导通状态。当控制信号Φ 2被设定于低电平时，开关S12和S16被控制处于非导通状态。
[0056]以下将描述控制信号Φ I被设定于高电平并且控制信号Φ2被设定于低电平时的电路操作。第二差分放大器IOOb从通过低阻抗驱动的输出端子Olb输出等同于输入到输入端子IN2的信号的信号。第一差分放大器IOOa从与通过低阻抗驱动的输出端子Ola连接的输出端子OUTl输出以下的输出电压VOUT:
[0057]V0UT=(VIN1-VIN2) XR3 / R1+V1
[0058]在这种情况下，第一差分放大器IOOa的输出端子02a和第二差分放大器IOOb的输出端子02b被设定于高阻抗状态。开关S12和S16被设定于非导通状态。输出端子0UT2被设定于高阻抗状态。
[0059]类似地，当控制信号Φ 2被设定于高电平并且控制信号Φ I被设定于低电平时，从输出端子0UT2输出上述的输出电压V0UT，并且，输出端子OUTl被设定于高阻抗状态。
[0060]如上所述，在图7中的放大器电路200中控制多个输出端子OUTl和0UT2的阻抗状态。因此，可通过使用共用的差分放大器电路IOOa和IOOb输出来自多个系统的输出端子中的选择的一个输出端子的信号。
[0061]在差分放大器IOOa和IOOb的输出电路的布置中，如第一到第三布置(图2、图4和图5A?5D)中那样，优选地不存在串联连接于输出端子和用于驱动输出端子的晶体管之间的开关。另外，优选地，在第一差分放大器100的反馈路径中不存在开关。在这种情况下，不出现依赖于信号电平的开关的接通电阻的变化。因此，不出现由负反馈导致的信号的变化，并且，可获得优异的畸变特性。
[0062]图8是示出根据本发明的第三实施例的放大器电路300的布置的电路图。第三实施例是第二实施例的放大器电路200的变型例。在第三实施例的放大器电路300中，以不同的增益放大的信号被输出到差分放大器IOOa的多个输出电路的输出端子(即，放大器电路300的多个输出端子OUTl和0UT2)。放大器电路300包含输入端子INl和IN2，并且从多个输出端子OUTl和0UT2中的选择的一个输出端子输出通过放大输入到输入端子INl和IN2的信号之间的电压获得的信号。
[0063]电阻器R13的一端与输入端子INl连接。电阻器R23的一端和开关S13的一端与电阻器R13的另一端连接。电阻器R33的一端和开关S14的一端与电阻器R23的另一端连接。第一差分放大器IOOa的非反相输入端子INPa与开关S13的另一端和开关S14的另一端连接。电阻器R21被串联插入电阻器R31与电阻器Rl I和开关S15之间的连接节点之间。电阻器R22被串联插入电阻器R12与电阻器R32和开关S16之间的连接节点之间。注意，电阻器R21、R22和R23具有相同的电阻值R2。
[0064]根据输入到第一差分放大器IOOa和第二差分放大器IOOb的控制信号Φ I和Φ2控制开关S13和S14的通/断操作。S卩，当控制信号Φ I被设定于高电平时，开关S13被控制处于导通状态。当控制信号Φ I被设定于低电平时，开关S13被控制处于非导通状态。当控制信号Φ 2被设定于高电平时，开关S14被控制处于导通状态。当控制信号Φ2被设定于低电平时，开关S14被控制处于非导通状态。
[0065]以下将描述控制信号Φ I被设定于高电平并且控制信号Φ2被设定于低电平时的操作。在这种情况下，第一差分放大器IOOa从与通过低阻抗驱动的输出端子Ola连接的输出端子OUTl输出以下的输出电压VOUT:
[0066]VOUT=(VIN1-VIN2)X (R3+R2) / R1+V1
[0067]在这种情况下,第一差分放大器IOOa的输出端子02a和第二差分放大器IOOb的输出端子02b被设定于高阻抗状态，并且，开关S12和S16被设定于非导通状态。因此，输出端子0UT2被设定于高阻抗状态。
[0068]以下将描述控制信号Φ 2被设定于高电平并且控制信号Φ I被设定于低电平时的操作。在这种情况下，第一差分放大器IOOa从与通过低阻抗驱动的输出端子02a连接的输出端子0UT2输出以下的输出电压V0UT。输出VOUT具有与控制信号Φ I被设定于高电平的情况不同的增益:
[0069]VOUT=(VIN1-VIN2)XR3(R1+R2)+Vl
[0070]第一差分放大器IOOa的输出端子Ola和第二差分放大器IOOb的输出端子Olb被设定于高阻抗状态，并且，开关Sll和S15被设定于非导通状态。因此，输出端子OUTl被设定于高阻抗状态。
[0071]在图8所示的第三实施例的放大器电路300中，多个输出端子OUTl和0UT2的阻抗状态被控制。这使得能够通过使用共用的差分放大器IOOa和IOOb从多个系统的输出端子中的一个输出端子输出信号。另外，从多个系统的输出端子选择性地输出的信号具有不同的增益。
[0072]图9A是示出根据本发明的第四实施例的放大器电路400的布置的电路图。根据第四实施例，在放大器电路400中，以不同的增益放大的信号可被输出到差分放大器电路100的多个输出电路的输出端子(即，放大器电路400的多个输出端子OUTl和0UT2)。放大器电路400包含输入端子INl，并且从输出端子OUTl和0UT2中的选择的一个输出端子输出通过放大基准信号REF与输入到输入端子INl的信号之间的电压获得的信号。
[0073]在第四实施例中，输入到输入端子INl的信号与电源电压VDD与基准电压VSS之间的电压具有相关性。输入到输入端子INl的信号的振幅根据电源电压的变化改变。在这种情况下，当基准信号REF被设为与电源电压VDD与基准电压VSS之间的电压相关的信号时，可以消除电源电压的变化。
[0074]更具体而言，当信号产生器410和与差分放大器电路100的反相输入端子连接的电路与共用的电源电压VDD和基准电压VSS连接时，可通过差分放大器100消除电源电压VDD的变化。
[0075]在第四实施例中，不需要使用布置于反相输入端子侧并位于第二和第三实施例中的每一个的放大器电路中的差分放大器电路。第四实施例有利于节省空间和降低功耗。
[0076]例如，当输入到输入端子INl的信号的振幅的中心值如图9B所示的那样为
0.5 X VDD并且以下的条件成立时:
[0077]R91=R93=R92=R94=2 X Rl3
[0078]R31=R32=R33=R3
[0079]R13=R1
[0080]差分放大器100从与通过低阻抗驱动的输出端子01连接的输出端子OUTl或者从与输出端子02连接的输出端子0UT2输出以下的输出电压VOUT:
[0081]VOUT= (VIN1-0.5 X VDD) XR3 / R1+V1
[0082]在描述的各实施例中，单端输出被用作来自放大器电路的输出，但可变为差分输出。
[0083]虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变型方式以及等同的结构和功能。
【权利要求】
1.一种放大器电路，包括: 差分放大器电路，被配置为放大输入到第一输入端子的信号与输入到第二输入端子的信号之间的电压； 多个输出电路，每一个输出电路被配置为输出与从差分放大器电路输出的信号对应的信号；和 控制电路，被配置为将所述多个输出电路中的选择的一个输出电路设定为操作状态以驱动所选择的输出电路的输出端子，并且将其余的输出电路设定为非操作状态并且将所述其余的输出电路的输出端子设定为高阻抗状态。
2.根据权利要求1的电路，其中，所述多个输出电路在非操作状态中不消耗功率。
3.根据权利要求1的电路，其中，所述多个输出电路中的每一个包含输出端子和被配置为驱动该输出端子的驱动元件，并且， 控制电路导致所述多个输出电路中的所选择的输出电路的驱动元件根据从差分放大器电路输出的信号操作，并且关断所述其余的输出电路的驱动元件。
4.根据权利要求3的电路,其中，所述多个输出电路中的每一个在该输出电路的输出端子与该输出电路的驱动元件之间不包含开关。
5.根据权利要求1的电路，还包括: 在所述多个输出电路的输出端子与第二输入端子之间形成的多个反馈路径，以及分别布置于所述多个反馈路径中的多个第一开关， 其中，布置于第二输入端子与所述多个输出电路中的所选择的输出电路的输出端子之间的反馈路径中的第一开关被设定于导通状态，并且，布置于第二输入端子与所述其余的输出电路的输出端子之间的反馈路径中的第一开关被设定于关断状态。
6.根据权利要求5的电路，还包括: 差分放大器，具有第三输入端子、第四输入端子和多个第二输出端子；和多个第二开关，每一个第二开关具有分别与所述多个第二输出端子中的一个连接的一端和与第四输入端子连接的另一端， 其中，所述多个第一开关的一端与第二输入端子连接，并且，所述多个第一开关的另一端通过第一电阻器与所述多个输出电路的输出端子连接， 所述多个第二输出端子和所述多个第二开关的一端通过第二电阻器与所述多个第一开关的所述另一端连接，并且， 通过第二电阻器与布置于第二输入端子和所述多个输出电路中的所选择的输出电路的输出端子之间的反馈路径中的第一开关的所述另一端连接的第二开关被设定于导通状态，并且，所述多个第二开关中的其余的第二开关被设定于关断状态。
7.根据权利要求6的电路，其中，所述差分放大器包含: 第二差分放大器电路，被配置为放大输入到第三输入端子的信号与输入到第四输入端子的信号之间的电压； 多个第二输出电路，被配置为向所述多个第二输出端子输出与从第二差分放大器电路输出的信号对应的信号； 第二控制电路，被配置为将所述多个输出电路中的选择的第二输出电路设定为操作状态以驱动所选择的第二输出电路的输出端子，并且将其余的第二输出电路设定为非操作状态并且将所述其余的第二输出电路的输出端子设定为高阻抗状态。
8.根据权利要求7的电路，其中，以不同的增益放大的信号被输出到所述多个输出电路的输出端子。
【文档编号】H03F3/45GK103731111SQ201310471428
【公开日】2014年4月16日 申请日期:2013年10月11日 优先权日:2012年10月11日
【发明者】山崎善一 申请人:佳能株式会社