一种电容检测信号处理电路降低噪声方法与流程

本发明属于半导体集成电路设计领域，尤其涉及一种电容检测信号处理电路降低噪声的方法。

背景技术：

现代cmos集成电路工艺越来越朝着提高数字电路性能的方向发展，这使得数字环境中的模拟信号处理不得不面对电源电压降低以及1/f噪声电压、失调电压增加所带来的挑战。

以典型的0.35μmcmos工艺为例，其工作电压已经降低至3.3v，而典型尺寸mos管的1/f噪声拐角频率一般大于100khz，输入失调电压也在mv量级。随着集成电路工艺的迅速发展，mems传感技术的一个重要发展趋势是实现传感器接口电路的集成化，甚至实现微传感器与传感器电路的单芯片集成。

对mems传感器来说，由于其输出信号主要处在低频端，且信号幅度很小，因此cmos工艺带来的失调和低频1/f噪声的增加，对mems微传感器接口电路的设计提出了巨大的挑战。

mems信号处理系统的一个重要技术指标是噪声，系统的本底噪声限制了灵敏度的提高，因此需要逐步优化电容检测电路的功能结构来降低系统噪声。

1、当mems传感器的分辨率较高时，主要是cv等端口的电路噪声恶化了mems传感器最终输出信号的信噪比，这时可以通过改变电路的结构或选用更好的器件降低系统的本底噪声来提高系统的分辨率；

2、当mems传感器的分辨率较低时，超过了cv等端的电路的本底噪声时，系统的分辨率主要由mems传感器结构的性能来决定，这时通过改变电路的结构或选用更好的器件降低系统的本底噪声对提高系统的分辨率帮助不大。

在实际生产中，由于mems传感器的微细加工技术的非完善性，会给系统带来误差，主要有检测电容不匹配引起的耦合误差，温度误差等。

主要噪声源：(1)cv噪声单元；(2)滤波放大单元噪声；(3)同步解调模块及低通滤波单元。

目前降低失调和1/f噪声的主要方法是自动置零技术和斩波技术。

自动置零技术是一种采样技术，通过对低频噪声、失调进行采样，然后在运算放大器的输入或输出端，将它们从信号的瞬间值中减去，实现对失调和1/f噪声的降低，由于其对宽带白噪声是一种欠采样过程，会造成白噪声的混叠，即在降低1/f噪声的同时又会增大低频端的白噪声贡献，因此自动置零技术更适用于开关电容等离散信号电路。

斩波技术是一种连续时间方法，它采用调制和解调的方法，将失调和1/f噪声调制到高频端，并用低通滤波器滤除，而有用信号经过调制后，又解调至基带，这种技术可以消除放大器因失调电压造成的非线性，且能有效地抑制器件噪声；同时没有白噪声混叠的缺点，因此非常适合在连续时间mems传感器接口电路中使用。

斩波过程会产生很多混频产物，包括斩波频率和输入信号的和、差项。这些混频产物会引起很大的失真，特别是当信号频率接近斩波频率时尤为明显。而且低通滤波会减小可用信号的带宽。

技术实现要素：

本发明所要解决的技术问题是提供一种电容检测信号处理电路降低噪声方法，可以在信号带宽不减小的情况下抑制噪声和失调。

为解决上述技术问题，本发明采用的技术方案为：

一种电容检测信号处理电路降低噪声方法，其特征是，在电容检测信号处理电路的输出端连接一主运算放大器，在主运算放大器上并联一辅助运算放大器，以减小主运算放大器与辅助运算放大器构成的整体运算放大器的输入失调电压voffest。

设整体运算放大器的输入失调电压为voffest，则，输出信号电压vout为：

vout＝a*(voffset-vos)+a1*[vos1+a2*(voffset-vos2)]

其中，主运算放大器gm的主输入端失调电压为vos，增益为a；主运算放大器gm的从输入端失调电压为vos1，增益为a1；辅助运算放大器的输入失调电压vos2，增益为a2。

整体运算放大器的输入失调电压voffest为：

voffset＝(a*vos+a1a2*vos2-a1*vos1)/(a+a1a2)

其中，主运算放大器gm的主输入端失调电压为vos，增益为a；主运算放大器gm的从输入端失调电压为vos1，增益为a1；辅助运算放大器的输入失调电压vos2，增益为a2。

若a1*a2>>a，且辅助运算放大器的失调电压vos2趋于较小，则整体算放大器的输入失调电压voffest趋于非常小。

经过整体运算放大器调制与解调后的输出信号vout为只携有偶次分量校正的正弦信号。

辅助运算放大器采用斩波运算放大器。

本发明所达到的有益效果：

1、可降低电路自身的噪声，同时具有较高的抗干扰能力。

2、采用cmos集成电路工艺可以减小电路的体积和降低功耗。

附图说明

图1为本发明所述低噪声斩波稳定运算放大器。

图2为本发明所述低频噪声的斩波调制过程及对应的波形图。

图3为本发明所述斩波放大器的低频输入噪声频谱。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，要想在信号带宽不减小的情况下抑制噪声和失调，本设计的解决办法是使用斩波失调稳定的运算放大器。

设整体运放的输入失调电压为voffest，主运算放大器gm的主输入端失调电压为vos，增益为a；主运算放大器gm的从输入端失调电压为vos1，增益为a1；主运算放大器gm提供整体运放的增益和带宽。

辅助运算放大器gmc用来减小噪声，辅助运算放大器gmc可采用斩波运算放大器。辅助运算放大器的输入失调电压vos2，增益为a2。

vout＝a*(voffset-vos)+a1*[vos1+a2*(voffset-vos2)]

voffset＝(a*vos+a1a2*vos2-a1*vos1)/(a+a1a2)

如果a1*a2>>a，且辅助运算放大器的失调电压vos2很小，整体运放的输入失调电压voffest可非常小。

vin和vout分别是输入和输出信号电压。周期为t＝1/fchop的调制和解调信号，fchop是斩波信号的频率。noise模拟运放的直流输入失调电压和噪声。可见，经过调制与解调后的输出信号vout变成了一个只携有偶次分量校正的正弦信号。噪声和失调电压被调到了斩波频率的奇次谐波频率处，经过滤波器就能被滤除，如图2和图3所示。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

技术特征：

技术总结
本发明公开了一种电容检测信号处理电路降低噪声方法，在电容检测信号处理电路的输出端连接一主运算放大器，在主运算放大器上并联一辅助运算放大器，以减小主运算放大器与辅助运算放大器构成的整体运算放大器的输入失调电压Voffest。本发明的方法可降低电路自身的噪声，同时具有较高的抗干扰能力。采用CMOS集成电路工艺可以减小电路的体积和降低功耗。

技术研发人员：王丽
受保护的技术使用者：北方电子研究院安徽有限公司
技术研发日：2018.06.08
技术公布日：2018.12.07