电容式数字隔离芯片及其调制解调方法与流程

本发明涉及一种数字隔离芯片及其调制解调方法，特别涉及一种电容式数字隔离芯片及其调制解调方法。

背景技术

数字隔离芯片是一种在电气隔离的两个电压域之间进行数字信号传输的芯片，其隔离耐压等级往往可以达到2.5kv以上，可以给设备提供电气绝缘，隔离地回路以及隔离噪声或提高接口的抗干扰能力。随着系统对高数据率、低延时、低功耗等各方面性能的要求的提升，以传统的光耦为代表的隔离器件越来越难满足需求。数字隔离芯片作为光耦的替代，可以在更低的功耗基础上实现更低的延时，并很容易实现多通道集成，可以有效提高系统性能、降低系统成本及体积。比较常见的实现数字隔离信号传输的有变压器式、电容式以及磁传感器式。电容式数字隔离芯片可以兼容cmos工艺、工艺实现上难度较低。但是由于cmos工艺实现的高压电容容值非常小，一般仅为几十ff，而且电容只能传输高频信号，往往需要把输入信号调制成可以高效通过隔离电容传输，再通过解调电路实现信号的解调。一种方法是采用边沿调制，仅仅检测信号的上升沿及下降沿，并在解调电路中将边沿信号检测出来将信号恢复。但是在信号长期不翻转或者为直流信号时，输出端状态没有信号边沿来刷新，为了防止干扰导致的输出电平处于不正确状态，往往需要加一个辅助的刷新通道来保证输出电平，这意味需要增加芯片的面积和功耗。

技术实现要素：

本发明的目的在于，提供一种电容式数字隔离芯片及其调制解调方法，其将信号边沿调制与刷新通道整合在一个差分通道内，其芯片面积占用小、芯片功耗低。

为实现上述目的，本发明采用的技术方案在于，一种电容式数字隔离芯片，包括调制电路、差分高压电容和解调电路，

—所述调制电路将边沿调制与刷新电路整合在一个差分通道内，其输出整合了输入信号的边沿信号及刷新电路产生的刷新信号；

—所述差分高压电容用于实现调制电路与解调电路的电气隔离，并对调制后的信号进行耦合传输；

—所述解调电路接收经差分高压电容耦合的被调制后的信号，并解调后输出。

作为优选，所述调制电路与解调电路分别在两颗独立的芯片晶粒上。

作为优选，所述调制电路包括延时电路1、延时电路2、刷新电路及差分调制器，所述延时电路1与差分调制器信号连接，延时电路2的输入和输出经异或门后与差分调制器信号连接，所述刷新电路与差分调制器信号连接；差分调制器将调制过的差分驱动信号传输给解调电路。

作为优选，所述延时电路1的延时比延时电路2的延时小，但是大于所述刷新电路的刷新信号脉冲宽度。

作为优选，所述差分高压电容单独做在一颗芯片晶粒上；或者做在所述调制芯片晶粒上；或者做在所述解调芯片晶粒上；或者由分别做在调制芯片晶粒和解调芯片晶粒上通过串联或者并联构成。

作为优选，所述解调电路包括偏置电阻、迟滞比较器和毛刺消除电路，所述偏置电阻分别接在迟滞比较器的同相输入端和反相输入端，所述迟滞比较器的输出与毛刺消除电路连接，毛刺消除电路对解码后的逻辑电平信号进行滤波消除毛刺，并作为数字隔离芯片的输出。

作为优选，所述解调电路还包括一看门狗电路，所述看门狗电路与毛刺消除电路连接，用于对迟滞比较器的输出进行监控，当在调制电路掉电或一段时间不正常工作后将输出设置为一个预设的安全电平上。

本发明同时还公开了一种电容式数字隔离芯片的调制解调方法，包括以下步骤：

(1)在调制电路中，延时电路1的输出、延时电路2产生的刷新屏蔽信号以及刷新电路产生的刷新信号整合后作为差分调制器的输入，经差分调制器产生调制过的差分驱动信号来驱动差分高压电容；

(2)差分高压电容实现调制电路及解调电路的电气隔离，并对调制后的信号进行耦合传输；

(3)解调电路对接收的脉冲信号通过迟滞比较器恢复，解码回逻辑电平；

(4)然后通过毛刺消除电路对解码后的逻辑电平滤波消除刷新带来的毛刺进行整形后输出；得到输出信号。

本发明的有益效果：本发明给出了一种可靠的数字隔离芯片调制解调方案，将边沿信息与刷新信息整合进一个差分隔离传输通道，相对将边沿调制快通道和刷新慢通道分开使用两个差分隔离传输通道的方案，占用更小的芯片面积，降低了芯片的功耗。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为本发明电容式数字隔离芯片的原理框图；

图2为本发明电容式数字隔离芯片的一种结构示意图；

图3为本发明调制解调电路关键节点信号的波形示意图；

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合实施例对本申请中的技术方案进行清楚、完整地描述。

如图1所示，本发明公开了一种电容式数字隔离芯片，包括调制电路、差分高压电容和解调电路，

—所述调制电路将边沿调制与刷新电路整合在一个差分通道内，其输出整合了输入信号的边沿信号及刷新电路产生的刷新信号；

—所述差分高压电容用于实现调制电路与解调电路的电气隔离，并对调制后的信号进行耦合传输；

—所述解调电路接收经差分高压电容耦合的被调制后的信号，并解调后输出。

在上述技术方案中，输入信号通过调制电路调制后驱动一对差分高压电容，调制后的信号通过差分高压电容传输后被解调电路接收解调并输出。且所述调制电路与解调电路分别在两颗独立的芯片晶粒上。

所述调制电路包括延时电路1、延时电路2、刷新电路及差分调制器，所述延时电路1与差分调制器信号连接，延时电路2的输入和输出经异或门的后与差分调制器信号连接，所述刷新电路与差分调制器信号连接；差分调制器将调制过的差分驱动信号传输给解调电路。

所述延时电路2的输出与输入信号通过异或逻辑后产生刷新屏蔽信号；所述延时电路1的输出，延时电路2产生的刷新屏蔽信号及刷新电路产生的刷新信号作为差分调制器的输入，差分调制器产生调制过的差分驱动信号传输给解调电路，该差分驱动信号包含了滤波电路的输出的边沿信息及刷新信息。

所述延时电路1的延时比延时电路2的延时小，但是大于所述刷新电路的刷新信号脉冲宽度。

一对差分高压电容用于实现调制电路及解调电路的电气隔离，并对调制后的信号进行耦合传输。所述差分高压电容单独做在一颗芯片晶粒上；或者做在所述调制芯片晶粒上；或者做在所述解调芯片晶粒上；或者由分别做在调制芯片晶粒和解调芯片晶粒上通过串联或者并联构成。

在本实施例中，优选如图2所示的结构，该实施例中有两个数字隔离通道，每个通道各包含一对差分高压电容。该实施例中，芯片内封装了两颗集成电路晶粒，调制电路和解调电路分别位于晶粒1和晶粒2。每个高压电容则由分别处于晶粒1和晶粒2上的两个电容串联构成。在其他实施例中，高压电容可以只处于其中一颗晶粒上，或者存在于额外的一颗单独晶粒上。

高压电容的实现可以通过cmos工艺不同层金属构成的平板电容实现，也可以是cmos工艺中同层金属构成的叉指电容构成。在某些耐压更高的场合，高压电容也可以通过在cmos晶圆上通过增加额外的绝缘涂层，例如聚酰亚胺涂层，并在绝缘涂层上增加金属镀层实现电容的极板，该极板可以与晶圆上的金属板构成高压电容。

差分高压电容的一侧极板与解调电路的输入端相连。解调电路输入端分别通过两个偏置电阻接到偏置电压vb。这两个电阻与差分高压电容构成高通滤波器，将调制电路的输出信号的边沿变换为差分脉冲信号。偏置电路同时还起到为后续的比较器提供直流偏置点，也可以吸收由于隔离电压域的共模电压波动通过电容注入的共模电流。

解调电路输入端的差分脉冲信号通过后续的迟滞比较器，可以将边沿信息，包含上升沿和下降沿信息恢复出来。由于迟滞比较器恢复出来的信号包含了刷新脉冲，后续的毛刺消除电路可以将刷新脉冲滤除成为输出信号。在一些情况下，例如调制电路部分断电或者异常时，解调电路输出的状态可能处于未知状态，在某些实施例中，解调电路会增加一个看门狗电路，在一段时间接收不到刷新信号时，则将输出信号强制置为默认的系统安全电平。

图3给出了本发明所述的调制解调电路关键节点信号的波形示意图。延时电路1的输出信号d1相对输入信号din有一定的延时td1。延时电路2的输出与输入异或后的信号blk作为刷新屏蔽信号，即在blk为高时禁止刷新。在输入信号长期不翻转或者解调电路刚上电时，没有边沿信号刷新解调电路的电平状态，数字隔离芯片的输出电平可能处于不正确的状态。刷新电路的输出clkrf为脉冲信号，其作用主要是定时的提供电平刷新信号，防止输出长期处于电平不正确状态。通常刷新脉冲信号的宽度tw需要大于高压电容与偏置电阻构成构成的滤波器的时间常数tc的3倍。同时td1一般选择为大于tw，延时电路2相对d1的延时也选择为大于tw。

差分调制电路将d1,blk及clkrf作为输入经过一定的组合逻辑后得到驱动信号tx及其反向信号txb，差分驱动信号融合了输入信号的边沿信息及刷新信息。差分驱动信号经差分高压电容传输后的输出信号为rx，rxb。由于高压差分电容和偏置电阻构成的高通滤波作用，rx，rxb为对应到差分驱动信号tx,txb的边沿信号的尖脉冲信号。迟滞比较器的比较器窗口阈值为vthp和vthn，这两个阈值电压分别小于rx和rxb构成的差分信号的正脉冲和负脉冲。当比较延迟足够小时，迟滞比较器可以有效的将输入驱动信号tx的边沿信息恢复出来。由于do_pre中还包含了刷新信号，毛刺消除电路将刷新短脉冲滤波掉后即可以作为数字隔离芯片的输出，即do。

本发明具体还公开了一种电容式数字隔离芯片的调制解调方法，包括以下步骤：

(1)在调制电路中，延时电路1的输出、延时电路2产生的刷新屏蔽信号以及刷新电路产生的刷新信号整合后作为差分调制器的输入，经差分调制器产生调制过的差分驱动信号来驱动差分高压电容；

(2)差分高压电容实现调制电路及解调电路的电气隔离，并对调制后的信号进行耦合传输；

(3)解调电路对接收的脉冲信号通过迟滞比较器恢复，解码回逻辑电平；

(4)然后通过毛刺消除电路对解码后的逻辑电平滤波消除刷新带来的毛刺进行整形后输出；得到输出信号。

本发明给出了一种可靠的数字隔离芯片调制解调方案，将边沿信息与刷新信息整合进一个差分隔离传输通道，相对将边沿调制快通道和刷新慢通道分开使用两个差分隔离传输通道的方案，占用更小的芯片面积，降低了芯片的功耗。

所描述的实施例只是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。