一种全数字宽带频率综合器的制作方法

本发明涉及一种频率综合器，尤其涉及一种全数字的宽带频率综合器。

背景技术

带宽是超宽带雷达区别于窄带雷达的标志，超宽带雷达相对于窄带雷达能够提供更多的目标信息，也就能进行更有效的目标识别。随着雷达信号处理技术的进步，能处理的视频信号带宽越来越宽，使得雷达频率综合器原有的工作频率和带宽已经不能满足超宽带有源相控阵雷达的技术要求。

频率综合器是现代通信系统、雷达、测试设备中的关键器件,能够提供高精度、高稳定度的频率。从20世纪30年代首次提出频率合成的概念以来,已经形成了3种基本的频率合成方法:(1)直接频率合成；(2)锁相频率合成；(3)直接数字频率合成(dds)。早期的频率综合器使用直接频率合成方式,它们结构简单,易于实现,但体积大、成本高。

专利文献cn201320570307.6中提出了一种频率综合器。本发明的跳频采用dds激励pll的方法来实现频率合成的方案，低频频率采用dds直接产生方式，充分体现软件无线电的灵活性和可移植性，频率合成器拥有很快的锁定时间，而又保证较小的杂散、准确的频率精度、低的噪位噪声、优良频谱纯度和宽的跳频范围，达到了较高的技术指标。然而该发明的设备中，电路结构固定僵化，灵活性不够，可扩展性不够，无法根据不同的实际需要进行调整。

技术实现要素：

本发明的目的是克服上述现有技术的不足，提供一种结构新颖、构思巧妙的频率综合器，可以通过可编程逻辑控制模块和相位判决模块来根据需要灵活设置频率综合器的各项属性，进而丰富传统的频率综合器的功能和适应范围，大大提升频率综合器的灵活性和跟踪性能。

本发明通过以下的方案来实现：

一种全数字宽带频率综合器，其具体包括：数字鉴频鉴相器、环路滤波器、数字压控振荡器、数字分频器、环路参数控制器、相位/频率判决器、可编程逻辑控制器；数字鉴频鉴相器的输出与相位/频率判决器相连，相位/频率判决器分别与环路滤波器和可编程逻辑控制器相连，环路滤波器与数字压控振荡器相连，压控振动器的输出与分频器相连，分频器的输出作为数字鉴频鉴相器的一路输入信号；同时所述数字可编程逻辑控制器与环路参数控制器相连，环路参数控制器与环路滤波器相连。

进一步，所述数字鉴频鉴相器对输入参考信号和分频器的输出进行频率和相位的比较，然后得到一个代表相位/频率误差的信号给相位/频率判决器；相位/频率判决器根据误差信号进性判决，得到相位和频率的判决结果，并分别发送给环路滤波器和可编程逻辑控制器；可编程逻辑控制器根据相位/频率判决器的判决结果，进行环路滤波器的参数调整，并将调整的结果发送给环路参数控制器，环路参数控制器根据结果对环路滤波器进行控制。

进一步，所述环路滤波器中设置有可调谐电阻，所述环路参数控制器通过调节环路滤波器中的可调谐电阻来调节环路滤波器的性能。

进一步，所述数字鉴频鉴相器包括时钟预分频模块、多位计数器模块、多位寄存器模块、边沿检测模块，同时时钟预分频模块接收固定晶振时钟输入的时钟信号，然后经过偶数、奇数、半整数级联分频来输出参考时钟信号，然后将参考时钟信号输出给边沿检测模块和多位计数器模块，边沿检测接收反馈时钟信号，然后检测参考时钟信号和反馈时钟信号的边沿，根据二者的边沿情况得到所述相位/频率误差的信号。

进一步，相位/频率判决器的电路中具体包括四个或非门和两个d型触发器。

进一步，所述相位/频率判决器包含两个逻辑电路，所述两个逻辑电路包含两个或非门电路，其中或非门的一个输入端接收数字鉴频鉴相器输出的正负误差信号，另外一个输入端接收一个判决时钟用来确定相位/频率判决的判决周期；所述逻辑电路的输出端作为d型触发器的输入端，d型触发器的另外一个输入端连接判决时钟信号，d型触发器输出高低电平来得到跟踪补偿后的信号。

进一步，所述可编程逻辑控制器可以为西门子s7-200或者三菱fx2n或者abb的ac500。

进一步，所述频率综合器可应用于机载雷达、车载雷达、航空雷达和卫星雷达。

进一步，所述数字分频器可以为偶数分频器、奇数分频器、小数分频器。

本发明与现有技术相比，其有益效果在于：

首先，本发明在频率综合器的电路中设置了可编程逻辑控制器，可以根据频率综合器的实际输入信号情况来调整环路滤波器的参数，进而丰富传统的频率综合器的功能和适应范围。

其次，本发明还设置了相位/频率判决器来对输入信号进行相位和频率的判决，可以避免算数运算和代码转换，有效降低了电路的复杂度和功耗。

最后，本发明提供的频率综合器结构灵活，复杂度低，功耗低，全数字处理，具有广阔的应用优势和经济前景。

附图说明

图1为本发明频率综合器的电路结构图。

图2为本发明频率综合器中的数字鉴频鉴相器的电路结构图。

图3为本发明频率综合器中的相位/频率判决器的电路结构图。

具体实施方式

下面结合附图对本发明进一步说明。这些附图均为简化的示意图，仅以示意的方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展,对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度,经常采用晶体振荡器等方法来解决,但它不能满足频率个数多的要求,因此,目前大量采用频率合成技术。通过对频率进行加、减、乘、除运算,可从一个高稳定度和高准确度的标准频率源,产生大量的具有同一稳定度和准确度的不同频率。频率综合器是从一个或多个参考频率中产生多种频率的器件。它是现代通讯系统必不可少的关键电路,广泛应用于数字通信、卫星通信、雷达、导航、航空航天、遥控遥测以及高速仪器仪表等领域。以通信为代表的信息产业是当代发展最快的行业,因此,频率合成器也得到了较快发展,形成了完善的系列品种,市场需求也特别大。

频率综合器的技术复杂度很高,经过了直接合成模拟式频率综合器、锁相式频率综合器、直接数字式频率综合器三个发展阶段。而其中锁相式频率合成器和直接数字式频率综合器受到各界关注,并得到迅猛发展。

本发明基于当前的发展趋势和技术需要，提出了一种结构简单、功能丰富的频率综合器。下面结合具体的实施例来对本发明进行说明。

实施例一：

如图1示出了本发明的频率综合器的电路结构图，具体为：数字鉴频鉴相器、环路滤波器、数字压控振荡器、数字分频器、环路参数控制器、相位/频率判决器、可编程逻辑控制器；数字鉴频鉴相器的输出与相位/频率判决器相连，相位/频率判决器分别与环路滤波器和可编程逻辑控制器相连，环路滤波器与数字压控振荡器相连，压控振动器的输出与分频器相连，分频器的输出作为数字鉴频鉴相器的一路输入信号；同时数字可编程逻辑控制器与环路参数控制器相连，环路参数控制器与环路滤波器相连。

在本发明中，相关的数字鉴频鉴相器、数字压控振荡器、数字分频器都具备高分辨率、高线性、高复杂度的特点，以提升信号的处理性能和精度，而增加相位/频率判决器可以避免算数运算和代码转换，显著降低了电路结构的复杂性和功耗。

进一步，数字鉴频鉴相器对输入参考信号和分频器的输出进行频率和相位的比较，然后得到一个代表相位/频率误差的信号给相位/频率判决器；相位/频率判决器根据误差信号进性判决，得到相位和频率的判决结果，并分别发送给环路滤波器和可编程逻辑控制器；可编程逻辑控制器根据相位/频率判决器的判决结果，进行环路滤波器的参数调整，并将调整的结果发送给环路参数控制器，环路参数控制器根据结果对环路滤波器进行控制。

进一步，环路滤波器中设置有可调谐电阻，环路参数控制器通过调节环路滤波器中的可调谐电阻来调节环路滤波器的性能。

对于不同的待处理信号来说，其带宽的覆盖范围可能会很大，对于传统的频率综合器来说，其可以处理的带宽范围往往受到环状滤波器的性能限制，而单纯的扩大环状滤波器的处理范围一方面会增加环状滤波器的成本，也会降低环状滤波器的处理精度，而本发明中通过在电路中增加可编程的逻辑控制器，可编程逻辑控制器通过接收环路滤波器的输入信号来实时的根据待处理信号对环状滤波器进行调整，这样可以扩大环状滤波器的处理带宽范围，提升了综合滤波器的灵活性。

图2示出了本发明中使用的数字鉴频鉴相器的电路结构，其具体包括时钟预分频模块、多位计数器模块、多位寄存器模块、边沿检测模块，同时时钟预分频模块接收固定晶振时钟输入的时钟信号，然后经过偶数、奇数、半整数级联分频来输出参考时钟信号，然后将参考时钟信号输出给边沿检测模块和多位计数器模块，边沿检测接收反馈时钟信号，然后检测参考时钟信号和反馈时钟信号的边沿，根据二者的边沿情况得到相位/频率误差的信号。

对于数字鉴频鉴相器来说，参考的时钟信号的选取十分重要，在本发明的数字鉴频鉴相器中，采用偶数分频，等占空比奇数分频以及半整数分频器的级联实现对固定时钟的分频得到固定占空比的多位计数时钟输入。这样提升了控制精度，同时降低了实现难度。

同时本发明的数字鉴频鉴相器中，还设置了边沿检测模块来检测参考时钟和反馈时钟的边沿，在频率未锁定时，对频差进行计数，输出频差数字量；当频率锁定时，对相差进行计数，并在每个参考时钟的上升沿完成对线性相差数字量的更新。

图3示出了本发明中使用的相位/频率判决器的电路结构，其电路中具体包括四个或非门和两个d型触发器。

进一步，相位/频率判决器包含两个逻辑电路1和逻辑电路2，两个逻辑电路包含两个或非门电路，其中或非门的一个输入端接收数字鉴频鉴相器输出的正负误差信号，另外一个输入端接收一个判决时钟用来确定相位/频率判决的判决周期；逻辑电路的输出端作为d型触发器的输入端，d型触发器的另外一个输入端连接判决时钟信号，d型触发器输出高低电平来得到跟踪补偿后的信号。

具体地，两个逻辑电路在每次判决后都会被判决时钟信号进行复位以保证在每个时钟周期开始时进行稳定的输出，当下一个更新周期时间没有下降信号，则逻辑电路1保持高电平，而当判决时钟信号到达上升沿时，判决电路则输出频率/相位上升的高电平；而如果在更新周期时间内只有下降信号，则判决电路最终输出频率/相位下降的高电平。

如果需要更改判决电路的更新周期，则只需要改变电路的分频比就可以修改更新周期了。这种设计，可以有效的降低电路的复杂度、且可以在任何更新周期内工作，方便、灵活、准确、高效。

同时，具体地，综合成本、质量、性能三方面的考虑，可编程逻辑控制器可以从西门子s7-200或者三菱fx2n或者abb的ac500三个型号中选取。

进一步，频率综合器可应用于机载雷达、车载雷达、航空雷达和卫星雷达。

进一步，数字分频器可以为偶数分频器、奇数分频器、小数分频器。

以上描述了本发明的实施方式，但是本领域技术人员应当理解，这仅是举例说明，本领域的技术人员在不背离本发明的原理和实质的前提下，可以对实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。