一种用于修正有源振荡器频率的方法及其系统与流程

本发明涉及移动存储芯片emmc技术领域，更具体地说是指一种用于修正有源振荡器频率的方法及其系统。

背景技术：

目前用于移动存储芯片的供给时钟源锁相环，需要较高成本，且同时需要外部的输入时钟，这会大大增加芯片的封装成本，无法满足需求。

技术实现要素：

本发明的目的在于克服现有技术的缺陷，提供一种用于修正有源振荡器频率的方法及其系统。

为实现上述目的，本发明采用于下技术方案：

一种用于修正有源振荡器频率的方法，包括以下步骤：

s1，基于目标频率，选取修正初始值和修正终止值，并配置到对应寄存器中；

s2，根据外部基准晶振时钟频率f，设置修正标示采样周期数m；

s3，配置等待自由振荡有源振荡器晶振稳定的时钟周期数l，在l/f时长之后，启动计数器开始计数；

s4，当计数器计数值累加到预设值时，完成一次计数，输出采样标示信号；

s5，判断采样标示信号的值是高还是低；若是高，则进入s7；若是低，则进入s6；

s6，反馈修正成功信号，并将此时的修正值输出；

s7，将修正值加1并返回至s3，重新开始计数。

其进一步技术方案为：所述s1之前，还包括：查询自由振荡有源振荡器的修正特性表，选取目标频率。

其进一步技术方案为：所述s1中，修正初始值为2ⁿ-(目标频率*m)/f。

其进一步技术方案为：所述s2中，所述采样周期数m为计数器的计数时间。

其进一步技术方案为：所述s2中还包括：当m个采样周期计满时，将输出修正标示采样信号，在此时间周期内，计数器以自由振荡有源振荡器输入频率计数，在此时间周期内计数(目标频率*m)/f次，将2ⁿ-(目标频率*m)/f作为计数器的初始值配置到对应寄存器中。

其进一步技术方案为：所述s4中，预设值为2ⁿ-1。

其进一步技术方案为：所述s4中，包括：当计数器计数值累加到2ⁿ-1时，完成一次计数，将对应修正标示信号拉低，通过基准晶振经过m个周期后，输出采样标示信号。

其进一步技术方案为：所述s5中，采样标示信号的值高为1，低为0。

其进一步技术方案为：所述s7之后，还包括：若当修正值递增到设置的修正终止值时，仍然未采样到采样标示信号的值为低，则输出此时的修正值和计数初始值，计算实际频率与目标频率的误差，同时反馈修正失败信号。

一种用于修正有源振荡器频率的系统，包括选取配置单元，设置单元，等待启动单元，完成输出单元，判断单元，反馈输出单元，及返回单元；

所述选取配置单元，用于基于目标频率，选取修正初始值和修正终止值，并配置到对应寄存器中；

所述设置单元，用于根据外部基准晶振时钟频率f，设置修正标示采样周期数m；

所述等待启动单元，用于配置等待自由振荡有源振荡器晶振稳定的时钟周期数l，在l/f时长之后，启动计数器开始计数；

所述完成输出单元，用于当计数器计数值累加到预设值时，完成一次计数，输出采样标示信号；

所述判断单元，用于判断采样标示信号的值是高还是低；

所述反馈输出单元，用于反馈修正成功信号，并将此时的修正值输出；

所述返回单元，用于将修正值加1并返回至s3，重新开始计数。

本发明与现有技术相比的有益效果是：为移动存储芯片提供了更低廉的时钟方案，采用数字修正模块，将不精确的高频有源振荡器晶振，修正调制到目标频率，降低了移动存储芯片的时钟模块成本，节约了封装成本，能够更好地满足需求。

下面结合附图和具体实施例对本发明作进一步描述。

附图说明

图1为本发明一种用于修正有源振荡器频率的方法流程图；

图2为本发明一种用于修正有源振荡器频率的系统方框图。

10选取配置单元20设置单元

30等待启动单元40完成输出单元

50判断单元60反馈输出单元

70返回单元

具体实施方式

为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明，但不局限于此。

如图1到图2所示的具体实施例，其中，本发明公开了一种用于修正有源振荡器频率的方法，包括以下步骤：

s1，基于目标频率，选取修正初始值和修正终止值，并配置到对应寄存器中；

s2，根据外部基准晶振时钟频率f，设置修正标示采样周期数m；

s3，配置等待自由振荡有源振荡器晶振稳定的时钟周期数l，在l/f时长之后，启动计数器开始计数；

s4，当计数器计数值累加到预设值时，完成一次计数，输出采样标示信号；

s5，判断采样标示信号的值是高还是低；若是高，则进入s7；若是低，则进入s6；

s6，反馈修正成功信号，并将此时的修正值输出；

s7，将修正值加1并返回至s3，重新开始计数。

其中，在s1之前，还包括：查询自由振荡有源振荡器的修正特性表，选取目标频率。

其中，在s1中，修正初始值为2ⁿ-(目标频率*m)/f。

其中，在s2中，采样周期数m为计数器的计数时间。

其中，s2中还包括：当m个采样周期计满时，将输出修正标示采样信号，在此时间周期内，计数器以自由振荡有源振荡器输入频率计数，在此时间周期内计数(目标频率*m)/f次，将2ⁿ-(目标频率*m)/f作为计数器的初始值配置到对应寄存器中。

其中，在s4中，预设值为2ⁿ-1。

其中，在s4中，包括：当计数器计数值累加到2ⁿ-1时，完成一次计数，将对应修正标示信号拉低，通过基准晶振经过m个周期后，输出采样标示信号。

其中，在s5中，采样标示信号的值高为1，低为0。

其中，在s7之后，还包括：若当修正值递增到设置的修正终止值时，仍然未采样到采样标示信号的值为低，则输出此时的修正值和计数初始值，计算实际频率与目标频率的误差，同时反馈修正失败信号。

在本实施例中，上述输出信号，均需通过寄存器输出给总线获得。

为更好地展现本发明，提供以下实施例：如目标频率为310mhz，下表格中修正粗调初始值可选为0，细调值可选最小00，即修正校准模块初始值可配置为000；同时，选取最大值111作为修正终止判决值配置入对应寄存器，此修正值是自由振荡有源振荡器需要获得的校准值，通过此数字校准模块来修正自由振荡有源振荡器的配置修正值。

本表为n位可配置高频晶振实际测量的修正表(以3位修正为例，建议n>7)：

本发明在实际修正时，需要通过测量获得自由振荡有源振荡器的修正表，并通过机台的慢速基准晶振将此自由振荡有源振荡器校准到目标频率即可。

本发明利用计数器和外部机台慢速晶振频率，计算出在一定可配置周期内，待校准高频晶振在目标频率下理论上将会产生的计数次数，配置到数字校准模块；根据目标频率选取较低的粗调修正值作为校准模块的初始输入值，同时设置最大修正值；以最小修正值下的晶振频率作为校准初始频率给计数器进行计数，在配置时钟周期内，若计数次数未达标，则递增修正值，直至达标为止，将此时的修正值通过寄存器输出，即完成了此次频率校准；若修正值递增至最大修正终止值时，仍未达标，则显示出计数周期，可以此估算频率偏差。该晶振为n位可配置晶振，通过配置具体值，测量出具体的晶振频率；将n位分成高[n/2]位粗调，低(n-[n/2])位细调的修正表作为数字修正模块的参考输入，将[n/2]位粗调区间的各中间频率作为此晶振的频率分布；为数字修正模块设置需调制的目标频率，根据修正表，为此数字修正模块设置一个初始修正值和结束修正值，利用一个计数器和机台输入慢速晶振进行修正校准，从而获得目标频率对应的修正校准配置。

本发明为移动存储芯片提供了更低廉的时钟方案，利用数字修正模块，将不精确的高频有源振荡器，修正至目标频率，不需要使用锁相环，节约了封装成本。

如图2所示，本发明公开了一种用于修正有源振荡器频率的系统，包括选取配置单元10，设置单元20，等待启动单元30，完成输出单元40，判断单元50，反馈输出单元60，及返回单元70；

选取配置单元10，用于基于目标频率，选取修正初始值和修正终止值，并配置到对应寄存器中；

设置单元20，用于根据外部基准晶振时钟频率f，设置修正标示采样周期数m；

等待启动单元30，用于配置等待自由振荡有源振荡器晶振稳定的时钟周期数l，在l/f时长之后，启动计数器开始计数；

完成输出单元40，用于当计数器计数值累加到预设值时，完成一次计数，输出采样标示信号；

判断单元50，用于判断采样标示信号的值是高还是低；

反馈输出单元60，用于反馈修正成功信号，并将此时的修正值输出；

返回单元70，用于将修正值加1并返回至s3，重新开始计数。

本发明为移动存储芯片提供了更低廉的时钟方案，采用数字修正模块，将不精确的高频有源振荡器晶振，修正调制到目标频率，降低了移动存储芯片的时钟模块成本，节约了封装成本，能够更好地满足需求。

上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。