功率放大电路的制作方法

本发明涉及功率放大电路。

背景技术：

近年来，在便携电话、智能手机等移动体通信终端装置中的无线通信方式中，采用了hsupa(highspeeduplinkpacketaccess，高速上行链路分组接入)、lte(longtermevolution，长期演进)等调制方式。在第4代移动通信系统中，载波的多频带化得到发展，要求向多个频率频带的对应。此外，为了实现数据通信的高速化、通信的稳定化，可谋求基于ca(carrieraggregation，载波聚合)的宽频带化。进一步地，伴随着向第5代移动通信系统的转换，具有移动体通信终端装置的前端部的电路结构复杂化的趋势。

作为将无线频率(rf：radiofrequency)频带的高频信号的功率进行放大的功率放大电路的放大元件，使用由异质结双极晶体管(hbt：heterojunctionbipolartransistor)或者场效应型晶体管(fet：fieldeffecttransistor)等构成的放大用晶体管。在将双极晶体管作为放大用晶体管来使用的情况下，放大用晶体管的发射极与基准电位(例如接地电位)连接，经由扼流圈电感器而向集电极供给电源电压，经由耦合电容器而向基极输入高频信号。

此外，在放大用晶体管的基极连接偏置电路。设置于偏置电路的偏置用晶体管与放大用晶体管同样地由异质结双极晶体管、场效应型晶体管等构成。该偏置用晶体管作为向放大用晶体管的基极供给偏置电流的发射极跟随器电路而进行动作。

伴随着移动体通信终端装置的前端部的复杂化，在前级的功率放大电路中也要求向多频带化、宽频带化的对应。在这种移动体通信终端装置中，使用按照与在移动体通信终端装置中对应的通信方式相应的包含一个或者多个频带的具有规定的频带宽度的每个发送频带而设置了功率放大电路的功率放大模块。一般对于构成功率放大电路的放大用晶体管分别设置偏置电路。在下述的专利文献1中记载了如下内容，即，通过设为在多个放大电路之间切换偏置电路、对以偏置电路为产生源的噪声进行阻挡的滤波器的结构，由此来抑制电路结构的增加并且抑制以偏置电路为产生源的噪声。

在先技术文献

专利文献

专利文献1：jp特开2014-236469号公报

对于用于移动体通信终端装置的功率放大电路，与向多频带化、宽频带化的对应一并要求效率良好地放大发送频带内的高频信号的功率。为了满足该要求，需要将高频信号的传输路径确保为低损耗，但由于高频信号从高频信号的传输路径向偏置电流的供给路径泄漏，因此向放大器输入的高频信号减少，因而无法使放大器效率良好地进行放大。

技术实现要素：

发明要解决的课题

本发明正是鉴于上述情形而完成的，其目的在于，能够在宽频带效率良好地放大高频信号，因此抑制高频信号向偏置电路泄漏。

用于解决课题的手段

本发明的一侧面的功率放大电路，将发送频带内的高频信号作为放大对象，其中，所述功率放大电路具备：放大器，将高频信号的功率放大并输出；偏置电路；和阻抗电路，被连接在所述放大器的信号输入端与所述偏置电路的偏置电流输出端之间，具有在所述发送频带内衰减的频率特性，所述阻抗电路包含：第一阻抗电路，与所述信号输入端连接；和第二阻抗电路，被连接在所述第一阻抗电路与所述偏置电流输出端之间。

在该结构中，能够通过第一阻抗电路和第二阻抗电路的双方来提高针对放大器的信号输入端与偏置电路的偏置电流输出端之间的路径即偏置电流的供给路径的发送频带的阻抗。因此，功率放大电路能够增大偏置电流的供给路径中的发送频带的衰减量。此外，能够遍及宽频带地提高偏置电流的供给路径的阻抗。由此，功率放大电路能够在宽频带效率良好地放大高频信号。

本发明的另一侧面的功率放大电路，将发送频带内的高频信号作为放大对象，其中，所述功率放大电路具备：放大器，将所述高频信号的功率放大并输出；偏置电路；和阻抗电路，被连接在所述放大器的信号输入端与所述偏置电路的偏置电流输出端之间，具有在所述发送频带内衰减的频率特性，所述阻抗电路包含：第一电感性元件以及第二电感性元件，被串联连接在所述信号输入端与所述偏置电流输出端之间；第一电容性元件，被连接在包含所述第一电感性元件和所述第二电感性元件的串联电路的两端之间；和第二电容性元件，被连接在所述第一电感性元件与所述第二电感性元件的连接点和基准电位之间，所述第一电感性元件、所述第二电感性元件以及所述第一电容性元件构成lc并联谐振电路，所述第一电感性元件、所述第二电感性元件以及所述第二电容性元件构成lc低通滤波器电路。

在该结构中，能够通过lc并联谐振电路以及lc低通滤波器电路来提高针对偏置电流的供给路径的发送频带的阻抗。此外，能够通过lc低通滤波器电路来增大发送频带以上的频率的衰减量。由此，功率放大电路能够在宽频带效率良好地放大高频信号。此外，能够以较少的元件数来构成偏置电路，能够减小偏置电路的电路规模。因此，能够实现功率放大电路的小型化或者低成本化。

附图说明

图1是表示实施方式1所涉及的功率放大电路的一结构例的图。

图2是表示实施方式1所涉及的功率放大电路的阻抗电路的结构的图。

图3是表示比较例所涉及的功率放大电路的阻抗电路的结构的图。

图4是表示实施方式1所涉及的阻抗电路的通过特性的模拟结果的一个例子的图。

图5是表示实施方式1所涉及的阻抗电路的负载特性的模拟结果的一个例子的史密斯圆图。

图6是表示实施方式2所涉及的功率放大电路的阻抗电路的结构的图。

图7是表示实施方式2所涉及的阻抗电路的通过特性的模拟结果的一个例子的图。

图8是表示实施方式2所涉及的阻抗电路的负载特性的模拟结果的一个例子的史密斯圆图。

图9是表示实施方式3所涉及的功率放大电路的阻抗电路的结构的图。

图10是表示实施方式3所涉及的阻抗电路的通过特性的模拟结果的一个例子的图。

图11是表示实施方式3所涉及的阻抗电路的负载特性的模拟结果的一个例子的史密斯圆图。

图12是表示实施方式4所涉及的功率放大电路的一结构例的图。

符号说明

1、1a功率放大电路；2、2a、2b放大器；3偏置电路；4、4a、4b阻抗电路；31电流源；41第一阻抗电路；42、42a第二阻抗电路；100半导体芯片；c、c11、c21、c22、c23、c31、c41、c42电容器(电容性元件)；c1、c2、c3耦合电容器；d31、d32二极管；ibias偏置电流；icont偏置控制电流；l、l11、l31、l41、l42电感器(电感性元件)；l1扼流圈电感器；r21、r22、r23电阻(电阻性元件)；tr1放大用晶体管；tr2偏置电流供给用晶体管；vbat偏置电源电位；vcc电源电位；vcont偏置控制电位。

具体实施方式

以下，基于附图来对实施方式所涉及的功率放大电路详细地进行说明。另外，并非通过本实施方式来限定本发明。各实施方式是示例，也可以说能够实现不同的实施方式中所示的结构的局部置换或者组合。在实施方式2以后，省略关于与实施方式1共用的事项的记述，仅对不同点进行说明。特别地，关于同样结构带来的同样的作用效果，不在每个实施方式中依次提及。

(实施方式1)

图1是表示实施方式1所涉及的功率放大电路的一结构例的图。功率放大电路1在以便携电话、智能手机示例的移动体通信终端装置中能够用于向基站发送声音、数据等各种信号。

功率放大电路1根据移动体通信终端装置所对应的通信方式，将包含一个或多个频带(多频带)的具有规定的频带宽度的发送频带内的高频信号作为放大对象。作为通信方式，例如示例第3代移动通信系统(3g)、第4代移动通信系统(4g)。作为功率放大电路1设为放大对象的发送频带，例如示例3g/4g的2ghz频带(hb)，具体而言，示例频带“1”(b1：发送频带1920～1980mhz)、频带“2”(b2：发送频带1850～1910mhz)、频带“3”(b3：发送频带1710～1785mhz)以及频带“4”(b4：发送频带1710～1755mhz)，进一步示例在tdd通信方式中使用的频带“34”(b34：发送频带2010～2025mhz)以及频带“39”(b39：发送频带1880～1920mhz)。另外，上述的发送频带是一个例子，功率放大电路1设为放大对象的发送频带并不限定于这些。

功率放大电路1从前级的电路输入作为发送频带内的高频信号的输入信号rfin，对被输入的输入信号rfin进行放大。并且，功率放大电路1将作为放大后的高频信号的输出信号rfout输出到后级的电路。前级的电路使用对调制信号的功率进行调整的发送功率控制电路，但并不限定于此。后级的电路使用进行针对输出信号rfout的滤波等并发送给天线的前端电路，但并不限定于此。

如图1所示，功率放大电路1包含：放大器2、偏置电路3、阻抗电路4、耦合电容器c1、c2、和扼流圈电感器l1。

放大器2对经由耦合电容器c1而从前级的电路输入的输入信号rfin进行放大，经由耦合电容器c2而将放大后的输出信号rfout输出到后级的电路。耦合电容器c1在前级的电路与放大器2之间阻挡直流分量。耦合电容器c2在放大器2与后级的电路之间阻挡直流分量。

放大器2包含放大用晶体管tr1。作为放大用晶体管tr1，例如使用异质结双极晶体管，但并不限定于此。

放大用晶体管tr1的发射极与基准电位连接。放大用晶体管tr1的基极与耦合电容器c1的一端连接。输入信号rfin从前级的电路输入到耦合电容器c1的另一端。放大用晶体管tr1的集电极与耦合电容器c2的一端连接。输出信号rfout从耦合电容器c2的另一端输出到后级的电路。此外，经由扼流圈电感器l1而向放大用晶体管tr1的集电极施加电源电位vcc，供给直流功率。这里，基准电位设为接地电位，但并不限定于此。

扼流圈电感器l1相对于发送频带具有充分高的阻抗。

偏置电路3包含：电流源31、二极管d31、d32、和偏置电流供给用晶体管tr2。作为偏置电流供给用晶体管tr2，与放大用晶体管tr1同样地，例如能够使用异质结双极晶体管，但并不限定于此。

二极管d32的阴极与基准电位连接。二极管d31的阴极与二极管d32的阳极连接。电流源31被连接在偏置控制电位vcont与二极管d31的阳极之间。二极管d31的阳极与电流源31的连接点被连接在偏置电流供给用晶体管tr2的基极。因此，相当于二极管d31、d32中的压降的电压被施加于偏置电流供给用晶体管tr2的基极。另外，二极管d31、d32也可以通过将晶体管的集电极与基极连接的二极管连接来构成。

偏置电流供给用晶体管tr2的集电极与偏置电源电位vbat连接。偏置电流供给用晶体管tr2的发射极与阻抗电路4的一端连接。

从电流源31向偏置电流供给用晶体管tr2的基极供给偏置控制电流icont。

偏置电流供给用晶体管tr2作为发射极跟随器电路而进行动作。从偏置电流供给用晶体管tr2的发射极，经由阻抗电路4而向放大用晶体管tr1的基极供给与偏置控制电流icont相应的直流的偏置电流ibias。另外，这里所称的阻抗电路，构成有包含由集总常量元件构成的电阻、电感器、电容器的元件，是指至少连接有两个以上的元件的电路。

阻抗电路4被设置在耦合电容器c1与放大用晶体管tr1的基极之间的高频信号的传输路径上的节点a、和偏置电流ibias的供给路径上的节点b之间。具体地，阻抗电路4被连接在作为放大用晶体管tr1的信号输入端的基极与作为偏置电路3的偏置电流输出端的偏置电流供给用晶体管tr2的发射极之间。

图2是表示实施方式1所涉及的功率放大电路的阻抗电路的结构的图。

如图1以及图2所示，在实施方式1中，阻抗电路4包含第一阻抗电路41和第二阻抗电路42。

第一阻抗电路41与作为放大用晶体管tr1的信号输入端的基极连接。此外，第一阻抗电路41具有在发送频带内衰减量为极大的频率特性。

第二阻抗电路42被连接在第一阻抗电路41与作为偏置电路3的偏置电流输出端的偏置电流供给用晶体管tr2的发射极之间。此外，第二阻抗电路42具有在发送频带内衰减量为极大的频率特性。

以下，对实施方式1所涉及的第一阻抗电路41以及第二阻抗电路42详细地进行说明。

第一阻抗电路41包含作为电感性元件的电感器l11、和作为电容性元件的电容器c11。

电感器l11以及电容器c11在偏置电流ibias的供给路径上被并联连接，构成lc并联谐振电路。在本实施方式中，构成第一阻抗电路41的lc并联谐振电路的谐振频率被设定在发送频带内。由此，第一阻抗电路41的频率特性在发送频带内衰减量为极大。

第二阻抗电路42包含作为电阻性元件的三个电阻r21、r22、r23、和作为电容性元件的三个电容器c21、c22、c23。

两个电阻r21、r22被串联连接在偏置电流ibias的供给路径上。

两个电容器c21、c22被串联连接。由电容器c21、c22构成的串联电路被连接在由两个电阻r21、r22构成的串联电路的两端之间。

电容器c23被连接在两个电阻r21、r22的连接点与基准电位之间。

电阻r23被连接在两个电容器c21、c22的连接点与基准电位之间。

两个电阻r21、r22以及电容器c23构成第一t型电路421。此外，两个电容器c21、c22以及电阻r23构成第二t型电路422。

在上述结构中，第一t型电路421以及第二t型电路422构成陷波滤波器电路。在本实施方式中，构成第二阻抗电路42的陷波滤波器电路的中心频率被设定在发送频带内。由此，第二阻抗电路42的频率特性在发送频带内衰减量为极大。

在本实施方式中，示出了第一阻抗电路41为lc并联谐振电路且第二阻抗电路42为陷波滤波器电路的例子，但也可第一阻抗电路41为陷波滤波器电路，第二阻抗电路42为lc并联谐振电路。

上述的实施方式1所涉及的功率放大电路1如图1所示，至少将放大器2、偏置电路3以及阻抗电路4(第一阻抗电路41、第二阻抗电路42)安装在同一半导体芯片100上，从而能够实现功率放大电路1的小型化或者低成本化。

图3是表示比较例所涉及的功率放大电路的阻抗电路的结构的图。

图3所示的比较例是包含在偏置电流ibias的供给路径上被并联连接的作为电感性元件的电感器l和作为电容性元件的电容器c的lc并联谐振电路。该lc并联谐振电路相当于图2所示的实施方式1所涉及的结构的第一阻抗电路41(lc并联谐振电路)。即，图3所示的比较例所涉及的结构相对于图2所示的实施方式1所涉及的结构，而在不具有相当于第二阻抗电路42(陷波滤波器电路)的结构这一点上不同。

图4是表示实施方式1所涉及的阻抗电路的通过特性的模拟结果的一个例子的图。图5是表示实施方式1所涉及的阻抗电路的负载特性的模拟结果的一个例子的史密斯圆图。

在图4所示的例子中，横轴表示频率，纵轴表示增益。图4所示的实线在图2所示的实施方式1所涉及的结构中表示从节点a向节点b的通过特性。图4所示的虚线在图3所示的比较例所涉及的结构中表示从节点a向节点b的通过特性。

图5所示的实线是在100.0[mhz]以上且6.000[ghz]以下的范围绘制出图2所示的实施方式1所涉及的阻抗电路4的负载特性的线。图5所示的虚线是在100.0[mhz]以上且6.000[ghz]以下的范围绘制出图3所示的比较例所涉及的结构的负载特性的线。

在图4以及图5中，示出将1.710[ghz]以上且2.025[ghz]以下的频带宽度a的频带作为功率放大电路1设为放大对象的发送频带的例子。另外，功率放大电路1设为放大对象的发送频带并不局限于此，只要根据移动体通信终端所对应的通信方式适当设定以使得包含一个或者多个频带即可。

此外，在图4以及图5所示的例子中，示出使构成第一阻抗电路41的lc并联谐振电路的谐振频率、构成第二阻抗电路42的陷波滤波器电路的中心频率、以及图3所示的比较例所涉及的结构中的lc并联谐振电路的谐振频率在发送频带内一致的模拟结果。

如图4所示，在图3所示的比较例所涉及的结构中，1.710[ghz]处的增益是-4.761[db]，2.025[ghz]处的增益是-3.922[db]。另一方面，在图2所示的实施方式1所涉及的阻抗电路4的结构中，1.710[ghz]处的增益是-17.123[db]，2.025[ghz]处的增益是-18.418[db]。即，在图2所示的实施方式1所涉及的阻抗电路4的结构中，较之于图3所示的比较例所涉及的结构，能够增大偏置电流ibias的供给路径中的发送频带的衰减量。

这样可知，在实施方式1中，1.710[ghz]以上且2.025[ghz]以下的频带内的增益为-10[db]以下，可得到高于比较例的衰减特性。其结果，能够将被输入到放大用晶体管tr1的基极的输入信号rfin泄漏到偏置电路3的信号电平以功率比设为1/10以下。因此，优选基于包含第一阻抗电路41和第二阻抗电路42的阻抗电路4(合成电路)的发送频带内的衰减量为10[db]以上。

此外，如图5所示，在图2所示的实施方式1所涉及的阻抗电路4的结构中，在1，710[ghz]、2.025[ghz]的双方，较之于图3所示的比较例所涉及的结构，偏置电流ibias的供给路径中的阻抗变高。

此外，如图5所示，在图2所示的实施方式1所涉及的阻抗电路4的结构中，在低于1.710[ghz]的频率、高于2.025[ghz]的频率，较之于图3所示的比较例所涉及的结构，也能够提高偏置电流ibias的供给路径中的阻抗。

在本实施方式中，如上所述，在偏置电流ibias的供给路径上，设置包含lc并联谐振电路的第一阻抗电路41、和包含陷波滤波器电路的第二阻抗电路42。由此，能够遍及宽频带地将从高频信号的传输路径观察到的偏置电流ibias的供给路径高阻抗化。因此，功率放大电路1能够在宽频带效率良好地放大高频信号。

(实施方式2)

图6是表示实施方式2所涉及的功率放大电路的阻抗电路的结构的图。另外，对于与实施方式1相同的结构要素，赋予相同的参照符号，并省略说明。

实施方式2所涉及的阻抗电路4a相对于实施方式1所涉及的阻抗电路4而第二阻抗电路42a的结构不同。

如图6所示，在实施方式2中，阻抗电路4a包含第一阻抗电路41和第二阻抗电路42a。

第二阻抗电路42a被连接在第一阻抗电路41与作为偏置电路3的偏置电流输出端的偏置电流供给用晶体管tr2的发射极之间。此外，第二阻抗电路42a具有在发送频带内衰减量为极大的频率特性。

以下，对实施方式2所涉及的第二阻抗电路42a详细地进行说明。

第二阻抗电路42a包含作为电感性元件的电感器l31、和作为电容性元件的电容器c31。

电感器l31以及电容器c31被串联连接在偏置电流ibias的供给路径与基准电位之间，构成lc串联谐振电路。在图6所示的例子中，lc串联谐振电路被串联连接在偏置电流ibias的供给路径上的节点b、即偏置电路3的偏置电流输出端与基准电位之间。另外，lc串联谐振电路也可以是被串联连接在高频信号的传输路径上的节点a、即放大用晶体管tr1的信号输入端与基准电位之间的方式。

在本实施方式中，示出了第一阻抗电路41为lc并联谐振电路且第二阻抗电路42a为lc串联谐振电路的例子，但也可第一阻抗电路41为lc串联谐振电路，第二阻抗电路42a为lc并联谐振电路。

图7是表示实施方式2所涉及的阻抗电路的通过特性的模拟结果的一个例子的图。图8是表示实施方式2所涉及的阻抗电路的负载特性的模拟结果的一个例子的史密斯圆图。

在图7所示的例子中，横轴表示频率，纵轴表示增益。图7所示的实线在图6所示的实施方式2所涉及的结构中表示从节点a向节点b的通过特性。图7所示的虚线在图3所示的比较例所涉及的结构中表示从节点a向节点b的通过特性。

图8所示的实线是在1.000[ghz]以上且3.000[ghz]以下的范围绘制出图6所示的实施方式2所涉及的阻抗电路4a的负载特性的线。图8所示的虚线是在1.000[ghz]以上且3.000[ghz]以下的范围绘制出图3所示的比较例所涉及的结构的负载特性的线。

在图7以及图8中，与实施方式1同样地，示出将1.710[ghz]以上且2.025[ghz]以下的频带宽度a的频带作为功率放大电路1设为放大对象的发送频带的例子。

此外，在图7以及图8所示的例子中，示出使构成第一阻抗电路41的lc并联谐振电路的谐振频率和构成第二阻抗电路42a的lc串联谐振电路的谐振频率在发送频带内分别不同的模拟结果。

具体地，在图7以及图8所示的例子中，示出lc并联谐振电路以及lc串联谐振电路的一方的谐振频率设定为比发送频带的中心频率f0低的频率的模拟结果。此外，示出lc并联谐振电路以及lc串联谐振电路的另一方的谐振频率设定为比发送频带的中心频率f0高的频率的模拟结果。

另外，lc并联谐振电路相比于lc串联谐振电路，电路上的布局的自由度低。此外，由于构成lc并联谐振电路的电感器l11被设置在偏置电流ibias的供给路径上，因此因电感器l11的电阻成分而偏置电流ibias衰减。因此，优选使lc并联谐振电路的谐振频率高于lc串联谐振电路的谐振频率。具体而言，将lc串联谐振电路的谐振频率设定为比发送频带的中心频率f0低的频率，将lc并联谐振电路的谐振频率设定为比发送频带的中心频率f0高的频率。由此，能够提高电路上的布局的自由度。此外，通过将lc并联谐振电路的谐振频率设定得较高，从而能够将电感器l11的元件值设定得较小。因此，由于电感器l11的电阻成分变小，因此能够抑制偏置电流ibias的直流电阻损耗。并不局限于此，也可以是将lc并联谐振电路的谐振频率设定为比发送频带的中心频率f0低的频率、将lc串联谐振电路的谐振频率设定为比发送频带的中心频率f0高的频率的方式。

此外，若lc并联谐振电路的谐振频率与lc串联谐振电路的谐振频率之差大，则在两个谐振频率间的频带，衰减量可能变小。在图7以及图8所示的例子中，在具有发送频带的频带宽度a的1/2以下的频带宽度b的频带内，设定两个谐振频率。由此，能够抑制衰减量在发送频带的中心频率f0附近变小。

如图7所示，在图6所示的实施方式2所涉及的阻抗电路4a的结构中，1.710[ghz]处的增益为-36.124[db]，2.025[ghz]处的增益为-32.107[db]。即，在图6所示的实施方式2所涉及的阻抗电路4a的结构中，较之于实施方式1所涉及的阻抗电路4的结构，能够增大偏置电流ibias的供给路径中的发送频带的衰减量。

这样可知，在实施方式2中，与实施方式1同样地，1.710[ghz]以上且2.025[ghz]以下的频带内的增益为-10[db]以下，可得到高于比较例的衰减特性。其结果，能够将输入到放大用晶体管tr1的基极的输入信号rfin泄漏到偏置电路3的信号电平以功率比设为1/10以下。因此，优选基于包含第一阻抗电路41和第二阻抗电路42a的阻抗电路4a(合成电路)的发送频带内的衰减量为10[db]以上。

此外，如图7以及图8所示，在图6所示的实施方式2所涉及的阻抗电路4a的结构中，较之于实施方式1所涉及的阻抗电路4的结构，能够在宽频带提高偏置电流ibias的供给路径中的阻抗。

在本实施方式中，如上所述，在偏置电流ibias的供给路径上设置包含lc并联谐振电路的第一阻抗电路41、和包含lc串联谐振电路的第二阻抗电路42a。由此，较之于实施方式1，能够遍及宽频带地使从高频信号的传输路径观察到的偏置电流ibias的供给路径高阻抗化。因此，功率放大电路1能够在比实施方式1宽的频带效率良好地放大高频信号。

此外，在图6所示的实施方式2所涉及的阻抗电路4a的结构中，较之于实施方式1所涉及的阻抗电路4的结构，能够以少的元件数来实现。由此，较之于实施方式1，能够实现功率放大电路1的小型化或者低成本化。此外，在同一半导体芯片100(参照图1)上安装放大器2以及偏置电路3时，较之于实施方式1，能够实现半导体芯片100的小型化或者低成本化。

(实施方式3)

图9是表示实施方式3所涉及的功率放大电路的阻抗电路的结构的图。另外，对于与实施方式1相同的结构要素，赋予相同的参照符号，并省略说明。

实施方式3所涉及的阻抗电路4b与实施方式1所涉及的阻抗电路4的结构不同。

在本实施方式中，阻抗电路4b被连接在作为放大用晶体管tr1的信号输入端的基极与作为偏置电路3的偏置电流输出端的偏置电流供给用晶体管tr2的发射极之间。

以下，对实施方式3所涉及的阻抗电路4b详细地进行说明。

具体地，如图9所示，实施方式3所涉及的阻抗电路4b包含：作为第一电感性元件的电感器l41、作为第二电感性元件的电感器l42、作为第一电容性元件的电容器c41、和作为第二电容性元件的电容器c42。

电感器l41、l42被串联连接在作为放大用晶体管tr1的信号输入端的基极与作为偏置电路3的偏置电流输出端的偏置电流供给用晶体管tr2的发射极之间。

电容器c41被连接在包含电感器l41、l42的串联电路的两端之间。

电容器c42被连接在电感器l41、l42的连接点与基准电位之间。

在上述结构中，电感器l41、l42以及电容器c41构成lc并联谐振电路。此外，电感器l41、l42以及电容器c42构成lc低通滤波器电路。

图10是表示实施方式3所涉及的阻抗电路的通过特性的模拟结果的一个例子的图。图11是表示实施方式3所涉及的阻抗电路的负载特性的模拟结果的一个例子的史密斯圆图。

在图10所示的例子中，横轴表示频率，纵轴表示增益。图10所示的实线在图9所示的实施方式3所涉及的结构中表示从节点a向节点b的通过特性。图10所示的虚线在图3所示的比较例所涉及的结构中表示从节点a向节点b的通过特性。

图11所示的实线是在1.000[ghz]以上且3.000[ghz]以下的范围绘制出图9所示的实施方式3所涉及的阻抗电路4b的负载特性的线。图11所示的虚线是在1.000[ghz]以上且3.000[ghz]以下的范围绘制出图3所示的比较例所涉及的结构的负载特性的线。

在图10以及图11中，与实施方式1同样地，示出将1.710[ghz]以上且2.025[ghz]以下的频带宽度a的频带作为功率放大电路1设为放大对象的发送频带的例子。

此外，在图10以及图11所示的例子中，示出使lc并联谐振电路的谐振频率与图3所示的比较例所涉及的结构中的lc并联谐振电路的谐振频率在发送频带内一致、并将lc低通滤波器电路的截止频率设定在比发送频带的低侧的频率边缘(在图10所示的例子中为1.710[ghz])低的频带内的模拟结果。

如图10所示，在图9所示的实施方式3所涉及的阻抗电路4b的结构中，1.710[ghz]处的增益为-6.765[db]，2.025[ghz]处的增益为-9.250[db]。即，在图9所示的实施方式3所涉及的阻抗电路4b的结构中，较之于图3所示的比较例所涉及的结构，也能够增大偏置电流ibias的供给路径中的发送频带的衰减量。

此外，在实施方式3中，通过lc低通滤波器电路的衰减特性，能够增大比lc并联谐振电路的谐振频率更靠高频侧的衰减量。由此，能够将发送频带宽度扩大至高频侧。

此外，如图11所示，在图9所示的实施方式3所涉及的阻抗电路4b的结构中，在1.710[ghz]、2.025[ghz]的双方，较之于图3所示的比较例所涉及的结构，偏置电流ibias的供给路径中的阻抗也变高。

此外，如图11所示，在图9所示的实施方式3所涉及的阻抗电路4b的结构中，特别是在高于2.025[ghz]的频率，较之于图3所示的比较例所涉及的结构，能够提高偏置电流ibias的供给路径中的阻抗。

在本实施方式中，如上所述，在偏置电流ibias的供给路径上设置包含lc并联谐振电路的结构和lc低通滤波器电路的结构的阻抗电路4b的结构。由此，能够遍及宽频带地将从高频信号的传输路径观察到的偏置电流ibias的供给路径高阻抗化。因此，功率放大电路1能够在宽频带效率良好地放大高频信号。

此外，在图9所示的实施方式3所涉及的阻抗电路4b的结构中，与实施方式2所涉及的阻抗电路4a的结构同样地，较之于实施方式1所涉及的阻抗电路4的结构，能够以少的元件数来实现。由此，与实施方式2同样地，较之于实施方式1，能够实现功率放大电路1的小型化或者低成本化。此外，在同一半导体芯片100(参照图1)上安装放大器2以及偏置电路3时，较之于实施方式1，能够实现半导体芯片100的小型化或者低成本化。

(实施方式4)

图12是表示实施方式4所涉及的功率放大电路的一结构例的图。另外，对于与实施方式1相同的结构要素，赋予相同的参照符号，并省略说明。

在实施方式4所涉及的功率放大电路1a中，相对于实施方式1所涉及的功率放大电路1，在将放大器2a、2b设为二级结构这一点上不同。

实施方式4所涉及的功率放大电路1a在第一级放大器2a与第二级放大器2b之间，至少设置有在放大器2a与放大器2b之间阻挡直流分量的耦合电容器c3。

第一级放大器2a的结构或者第二级放大器2b的结构可以是与实施方式1至实施方式3的放大器2的结构相同的结构，也可以是与放大器2的结构不同的结构。

这样，通过将放大器2a、2b设为二级结构，从而较之于实施方式1至实施方式3的结构，能够实现高输出化。

此外，若将放大器2a设为驱动级，将放大器2b设为功率级，从而分别设为不同的增益分配，或者将放大器2a、2b的任意一方设为可变增益，则通用性提高。

另外，将放大器多级化时的级数并不局限于上述的二级，也能够设为三级以上的多级结构。在该情况下，多个放大器分别经由耦合电容器c3而被多级连接。由此，较之于图12所示的二级结构，能够进一步实现高输出化。

此外，在实施方式4中，示出了在具有阻抗电路4的结构中将放大器多级化的例子，但也能够在具有阻抗电路4a、4b的结构中将放大器多级化。

另外，在上述的实施方式中，示出了在与前级的电路之间、与后级的电路之间、以及放大器之间设置有耦合电容器的结构，但也可以是在与前级的电路之间具有输入匹配电路的结构，也可以是在与后级的电路之间具有输出匹配电路的结构，以及也可以是在放大器之间具有级间匹配电路的结构。

此外，在上述的实施方式2中，示出了使lc并联谐振电路(第一阻抗电路)的谐振频率与lc串联谐振电路(第二阻抗电路)的谐振频率不同的例子。与此同样地，也能够设为使实施方式1中的陷波滤波器(第二阻抗电路)的中心频率与lc并联谐振电路(第一阻抗电路)的谐振频率不同的方式。由此，与实施方式2同样地，能够在宽频带提高偏置电流ibias的供给路径中的阻抗。

此外，在上述的实施方式2中，示出了lc并联谐振电路(第一阻抗电路)的谐振频率与lc串联谐振电路(第二阻抗电路)的谐振频率在具有发送频带的频带宽度的1/2以下的频带宽度的频带内设定两个谐振频率的例子。与此同样地，也能够设为实施方式1中的lc并联谐振电路(第一阻抗电路)的谐振频率与陷波滤波器(第二阻抗电路)的中心频率在具有发送频带的频带宽度的1/2以下的频带宽度的频带内设定两个谐振频率的方式。由此，与实施方式2同样地，能够抑制衰减量在发送频带的中心频率f0附近变小。

另外，如在实施方式1以及实施方式2中说明过的那样，优选第一阻抗电路与第二阻抗电路的电路结构分别不同。例如，lc并联谐振电路如上所述，电路上的布局的自由度低。此外，由于构成lc并联谐振电路的电感器被设置在偏置电流的供给路径上，因此偏置电流的直流电阻损耗大。由于电感器的电阻成分，偏置电流衰减。因此，从电路上的布局的自由度、直流电阻损耗增大的观点出发，不优选将第一阻抗电路以及第二阻抗电路都设为lc并联谐振电路。

此外，在上述的实施方式1、2中，作为第一阻抗电路以及第二阻抗电路，示例了lc并联谐振电路、陷波滤波器电路、lc串联谐振电路，但并不局限于此。此外，在上述的实施方式3中，作为阻抗电路，示例了包含lc并联谐振电路以及lc低通滤波器电路的结构，但并不局限于此。第一阻抗电路、第二阻抗电路、阻抗电路也可以是与上述的结构不同的滤波器电路。

上述的实施方式是为了容易理解本发明，并不用于限定并解释本发明。本发明在不脱离其主旨的情况下，能够被变更/改进，并且本发明中也包含其等价物。

此外，本公开能够如上所述或者取代上述而采取以下的结构。

(1)本发明的一侧面的功率放大电路是一种将发送频带内的高频信号作为放大对象的功率放大电路，具备：放大器，将高频信号的功率放大并输出；偏置电路；和阻抗电路，被连接在所述放大器的信号输入端与所述偏置电路的偏置电流输出端之间，具有在所述发送频带内衰减的频率特性，所述阻抗电路包含：第一阻抗电路，与所述信号输入端连接；和第二阻抗电路，被连接在所述第一阻抗电路与所述偏置电流输出端之间。

在该结构中，能够通过第一阻抗电路和第二阻抗电路的双方来提高针对放大器的信号输入端与偏置电路的偏置电流输出端之间的路径即偏置电流的供给路径的发送频带的阻抗。因此，功率放大电路能够增大偏置电流的供给路径中的发送频带的衰减量。此外，能够遍及宽频带地提高偏置电流的供给路径的阻抗。由此，功率放大电路能够在宽频带效率良好地放大高频信号。

(2)在上述(1)的功率放大电路中，所述阻抗电路的所述发送频带内的衰减量可以为10db以上。

在该结构中，能够将基于阻抗电路的发送频带内的衰减量设为10db以上。

(3)在上述(1)或(2)的功率放大电路中，所述第一阻抗电路以及所述第二阻抗电路的任意一方可以是包含被并联设置在所述信号输入端与所述偏置电流输出端之间的电感性元件和电容性元件的lc并联谐振电路。

在该结构中，能够通过lc并联谐振电路来提高针对偏置电流的供给路径的发送频带的阻抗。

(4)在上述(3)的功率放大电路中，所述lc并联谐振电路的谐振频率可以被设定在所述发送频带内。

在该结构中，能够通过lc并联谐振电路来增大偏置电流的供给路径中的发送频带的衰减量。

(5)在上述(3)或(4)的功率放大电路中，也可所述第一阻抗电路以及所述第二阻抗电路的另一方是包含被并联设置在所述信号输入端与所述偏置电流输出端之间的第一t型电路和第二t型电路的陷波滤波器电路，所述第一t型电路包含：两个电阻性元件，被串联设置在所述信号输入端与所述偏置电流输出端之间；和电容性元件，被连接在所述两个电阻性元件的连接点与基准电位之间，所述第二t型电路包含：两个电容性元件，被串联连接在包含所述两个电阻性元件的串联电路的两端之间；和电阻性元件，被连接在所述两个电容性元件的连接点与基准电位之间。

在该结构中，能够通过陷波滤波器电路来提高针对偏置电流的供给路径的发送频带的阻抗。

(6)在上述(5)的功率放大电路中，所述陷波滤波器电路的中心频率可以被设定在所述发送频带内。

在该结构中，能够通过陷波滤波器电路来增大偏置电流的供给路径中的发送频带的衰减量。

(7)在上述(6)的功率放大电路中，也可所述lc并联谐振电路的谐振频率与所述陷波滤波器电路的中心频率不同，一方在所述发送频带内被设定为比该发送频带的中心频率低的频率，另一方在所述发送频带内被设定为比该发送频带的中心频率高的频率。

在该结构中，能够进一步增大偏置电流的供给路径中的发送频带的衰减量。此外，能够遍及宽频带地将偏置电流的供给路径的阻抗高阻抗化。

(8)在上述(7)的功率放大电路中，所述lc并联谐振电路的谐振频率与所述陷波滤波器电路的中心频率可以被设定在具有所述发送频带的频带宽度的1/2以下的频带宽度的频带内。

在该结构中，能够抑制偏置电流的供给路径的阻抗在发送频带的中心频率附近变低。

(9)在上述(3)或(4)的功率放大电路中，所述第一阻抗电路以及所述第二阻抗电路的另一方可以是包含被串联连接在所述信号输入端与基准电位之间、或者所述偏置电流输出端与基准电位之间的电感性元件和电容性元件的lc串联谐振电路。

在该结构中，能够通过lc串联谐振电路来提高针对偏置电流的供给路径的发送频带的阻抗。此外，能够以少的元件数来构成第二阻抗电路，因此能够减小偏置电路的电路规模。因此，能够实现功率放大电路的小型化或者低成本化。

(10)在上述(9)的功率放大电路中，也可所述lc并联谐振电路的谐振频率与所述lc串联谐振电路的谐振频率不同，一方在所述发送频带内被设定为比该发送频带的中心频率低的频率，另一方在所述发送频带内被设定为比该发送频带的中心频率高的频率。

在该结构中，能够进一步增大偏置电流的供给路径中的发送频带的衰减量。此外，能够遍及宽频带地将偏置电流的供给路径的阻抗高阻抗化。

(11)在上述(10)的功率放大电路中，所述lc并联谐振电路的谐振频率和所述lc串联谐振电路的谐振频率可以被设定在具有所述发送频带的频带宽度的1/2以下的频带宽度的频带内。

在该结构中，能够抑制偏置电流的供给路径的阻抗在发送频带的中心频率附近变低。

(12)在上述(1)或(2)的功率放大电路中，所述第一阻抗电路与所述第二阻抗电路的电路结构可以不同。

在该结构中，能够减小第一阻抗电路以及第二阻抗电路在电路上所占的面积。

(13)在上述(1)至(12)的任意一个功率放大电路中，可以分别具备多个所述放大器、所述偏置电路、所述第一阻抗电路以及所述第二阻抗电路，多个所述放大器分别至少经由耦合电容器而被多级连接。

在该结构中，能够实现功率放大电路的高输出化。

(14)在上述(1)至(13)的任意一个功率放大电路中，可以至少所述放大器、所述偏置电路、所述第一阻抗电路以及所述第二阻抗电路被构成在同一半导体芯片上。

在该结构中，能够实现功率放大电路的小型化或者低成本化。

(15)本发明的一侧面的功率放大电路是一种将发送频带内的高频信号作为放大对象的功率放大电路，具备：放大器，将所述高频信号的功率放大并输出；偏置电路；和阻抗电路，被连接在所述放大器的信号输入端与所述偏置电路的偏置电流输出端之间，具有在所述发送频带内衰减的频率特性，所述阻抗电路包含：第一电感性元件以及第二电感性元件，被串联连接在所述信号输入端与所述偏置电流输出端之间；第一电容性元件，被连接在包含所述第一电感性元件和所述第二电感性元件的串联电路的两端之间；和第二电容性元件，被连接在所述第一电感性元件与所述第二电感性元件的连接点和基准电位之间，所述第一电感性元件、所述第二电感性元件以及所述第一电容性元件构成lc并联谐振电路，所述第一电感性元件、所述第二电感性元件以及所述第二电容性元件构成lc低通滤波器电路。

在该结构中，能够通过lc并联谐振电路以及lc低通滤波器电路来提高针对偏置电流的供给路径的发送频带的阻抗。此外，能够通过lc低通滤波器电路来增大发送频带以上的频率的衰减量。由此，功率放大电路能够在宽频带效率良好地放大高频信号。此外，能够以少的元件数来构成偏置电路，能够减小偏置电路的电路规模。因此，能够实现功率放大电路的小型化或者低成本化。

(16)在上述(15)的功率放大电路中，也可所述lc并联谐振电路的谐振频率被设定在所述发送频带内，所述lc低通滤波器电路的截止频率被设定在比所述发送频带的低侧的频率边缘低的频带内。

在该结构中，能够通过lc并联谐振电路以及lc低通滤波器电路来进一步增大偏置电流的供给路径中的发送频带的衰减量。

(17)在上述(15)或(16)的功率放大电路中，可以分别具备多个所述放大器、所述偏置电路以及所述阻抗电路，多个所述放大器分别至少经由耦合电容器而被多级连接。

在该结构中，能够实现功率放大电路的高输出化。

(18)在上述(15)至(17)的任意一个功率放大电路中，可以至少所述放大器以及所述偏置电路被安装在同一半导体芯片上。

在该结构中，能够实现功率放大电路的小型化或者低成本化。

通过本公开，能够在宽频带效率良好地放大高频信号。