技术总结
本实用新型公开了一种锁相芯片模块化电路，包括鉴频鉴相器、滤波器、VCO、功分器、电阻衰减单元，所述鉴频鉴相器、滤波器、VCO、功分器依次连接，所述鉴频鉴相器的输入为外部信号；所述鉴频鉴相器通过SPI兼容串行接口受控于外部电路；所述鉴频鉴相器的输出端通过滤波器连接所述VCO的控制电压输入端；VCO的输出端通过电阻功分后输出，作为锁相芯片模块化电路的输出；功分后的输出信号通过电阻衰减单元连接至所述鉴频鉴相器的反馈输入端。本实用新型提供了低杂散低相位噪声的连续载波输出，全频段内杂散抑制大于70dBc，相位噪声小。
技术研发人员：石成才;史跃跃;何恒志
受保护的技术使用者：成都九洲迪飞科技有限责任公司
技术研发日：2018.01.23
技术公布日：2018.09.14