一种小体积超细步进低相位噪声超高杂散抑制频率源的制作方法

本实用新型涉及电子通信技术领域，尤其涉及一种小体积超细步进低相位噪声超高杂散抑制频率源。

背景技术：

频率合成源简称频率源，是电子通信系统、雷达、电子对抗等系统的关键组成部件，频率源性能的优劣决定着整个系统功能的先进与否，常规频率合成方式要在细步进跳频下实现高杂散抑制往往体积较大、成本较高、调试难度大，不便于大规模生产。

本技术领域的技术人员致力于解决上述技术缺陷。

技术实现要素：

有鉴于现有技术的上述缺陷，本实用新型的技术目的在于提供一种小体积超细步进低相位噪声超高杂散抑制频率源。

为实现上述技术目的，本实用新型提供了一种小体积超细步进低相位噪声超高杂散抑制频率源，包括模块壳体，所述模块壳体包括处理模块和主锁相环模块，所述处理模块包括晶振模块、DDS、直合成高稳基准器、第一混频滤波器和分频滤波器，所述主锁相环模块包括内置R分频器、主锁相环器、环路滤波器、压控振荡器、第二混频滤波器和混频基准模块，所述晶振模块分别通过DDS 和直合成高稳基准器均连接第一混频滤波器，所述第一混频滤波器通过分频滤波器连接内置R分频器，所述内置R分频器连接主锁相环器，所述主锁相环器分别通过环路滤波器和第二混频滤波器连接压控振荡器，所述第二混频滤波器连接混频基准模块。

优选地，所述晶振模块还可分别通过小数锁相环器和集成VCO锁相环器连接第一混频滤波器。

优选地，所述模块壳体内部设置有隔条。

优选地，所述晶振模块的转换频率为80MHz±5MHz；所述第一混频滤波器的转换频率为920MHz±5MHz；所述分频滤波器的转换频率为230MHz±5MHz

优选地，所述模块壳体内部采用分腔分盖屏蔽处理。

优选地，所述模块壳体外表面采用沉头螺钉固定。

优选地，所述模块壳体的重量小于200g。

本实用新型的有益效果：通过将数字频率合成(DDS)单元实现极细步进跳频和直接式频率合成单元产生的高稳基准信号源先进行并联后混频处理，将频谱搬移至较高频率后再与分频滤波器串联，合理规划频率、优化算法使主锁相环工作在整数模式下，避免出现小数模式下的小数杂散和整数边界杂散；通过在主锁相环内嵌套混频基准源，降低主锁相环的环路N值，从而使相噪和参考杂散恶化大大降低，最终实现超细步进、低相位噪声、超高杂散抑制信号输出。

附图说明

图1为本实用新型的模块框图；

图2为本实用新型的另一种实施方式模块框图；

具体实施方式

以下将结合附图对本实用新型的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本实用新型的目的、特征和效果。

如图1并结合图2所示，一种小体积超细步进低相位噪声超高杂散抑制频率源，包括模块壳体，所述模块壳体包括处理模块6和主锁相环模块7，所述处理模块6包括晶振模块1、DDS2、直合成高稳基准器3、第一混频滤波器4和分频滤波器5，所述主锁相环模块7包括内置R分频器8、主锁相环器9、环路滤波器10、压控振荡器11、第二混频滤波器12和混频基准模块13，所述晶振模块1分别通过DDS2和直合成高稳基准器3均连接第一混频滤波器4，所述第一混频滤波器4通过分频滤波器5连接内置R分频器8，所述内置R分频器8连接主锁相环器9，所述主锁相环器9分别通过环路滤波器10和第二混频滤波器12 连接压控振荡器11，所述第二混频滤波器12连接混频基准模块13。

进一步的，所述晶振模块1还可分别通过小数锁相环器和集成VCO锁相环器连接第一混频滤波器4，所述模块壳体内部设置有隔条。

其中，所述晶振模块1的转换频率为80MHz±5MHz；所述第一混频滤波器4 的转换频率为920MHz±5MHz；所述分频滤波器5的转换频率为230MHz±5MHz

此外，所述模块壳体内部采用分腔分盖屏蔽处理，所述模块壳体外表面采用沉头螺钉固定，所述模块壳体的重量小于200g。

本实用新型通过将数字频率合成(DDS)单元实现极细步进跳频和直接式频率合成单元产生的高稳基准信号源先进行并联后混频处理，将频谱搬移至较高频率后再与分频滤波器串联，合理规划频率、优化算法使主锁相环工作在整数模式下，避免出现小数模式下的小数杂散和整数边界杂散；通过在主锁相环内嵌套混频基准源，降低主锁相环的环路N值，从而使相噪和参考杂散恶化大大降低，最终实现超细步进、低相位噪声、超高杂散抑制信号输出。

实施例一

参见图1，为本发明实施例提供的一种频率源，包括处理模块6，所述处理模块6包括晶振模块1，直接数字频率合成DDS2，直接合成高稳基准3，混频滤波1(4)，分频滤波5；

所述主锁相环模块7包括依次连接的内置R分频器8，主锁相环器9，环路滤波器10，压控振荡器11，混频滤波2(12)，混频基准单元13。

本申请具体工作过程：由晶振模块1发出信号，经功分后一路传输至直接数字频率合成DDS2产生μHz级别的80MHz±5MHz的跳频信号；另一路传输至直接合成高稳基准3产生高稳纯净的1GHz信号，把此两路信号经混频滤波14将DDS信号上搬至920MHz±5MHz，再经串联分频滤波5分频处理后变为230MHz± 5MHz，通过分段滤波处理、合理规划频率后传输至主锁相环模块7，将嵌套在主锁相环内的混频基准单元13经过混频滤波2(12)使反馈回主锁相环的返回频率降低，从而使主锁相环的N值减小，并使主锁相环7工作在整数模式下，从而得到超细步进、低相位噪声、超高杂散抑制信号输出。

实施例二

如图2所示，为本实用新型实施例提供的另一种实施方式结构图，处理模块6，所述处理模块6包括晶振模块1，小数锁相环2，集成VCO锁相环，混频滤波1(4)，分频滤波5；所述主锁相环模块7包括依次连接的内置R分频器8，主锁相环器9，环路滤波器10，压控振荡器11，混频滤波2(12)，混频基准单元13。

具体工作过程：由晶振模块1发出信号，经功分后一路传输至小数锁相环 (2)产生Hz级别的80MHz±5MHz的跳频信号；另一路传输至集成VCO锁相环产生高稳纯净的1GHz信号，把此两路信号经混频滤波1(4)将DDS信号上搬至 920MHz±5MHz，再经串联分频滤波5分频处理后变为230MHz±5MHz，通过分段滤波处理、合理规划频率后传输至主锁相环模块7，将嵌套在主锁相环内的混频基准单元13经过混频滤波2(12)使反馈回主锁相环的返回频率降低，从而使主锁相环的N值减小，并使主锁相环7工作在整数模式下，从而得到超细步进、低相位噪声、超高杂散抑制信号输出。

以上详细描述了本实用新型的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本实用新型的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本实用新型的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。