1.一种用于控制具有栅极、漏极和源极的场效应晶体管的控制模块，所述控制模块包括：
比较器，其可操作以接收所述晶体管的漏极到源极电压且将其与阈值电压进行比较，所述比较器包括可操作以接收所述晶体管的栅极电压的时钟输入，其中使用所述所接收栅极电压将所述比较的结果锁存到所述比较器的输出；以及
控制电路，其可操作以接收所述比较器输出且基于所述比较器输出的值相对于所述晶体管执行控制功能。
2.根据权利要求1所述的控制模块，其中所述比较器包括：
第一输出，其被配置成提供指示所述栅极电压在所述漏极到源极电压从高变为低之前还是之后接通所述晶体管的on-late旗标，其中使用所述所接收栅极电压的上升沿将所述比较的结果锁存到所述比较器的所述第一输出；以及
第二输出，其被配置成提供指示所述栅极电压在所述漏极到源极电压从低变为高之前还是之后断开所述晶体管的off-late旗标，其中使用所述所接收栅极电压的下降沿将所述比较的结果锁存到所述比较器的所述第二输出。
3.根据权利要求2所述的控制模块，其中所述控制电路可操作以基于所述on-late旗标的值和所述off-late旗标的值相对于所述晶体管执行至少一个控制功能。
4.根据权利要求3所述的控制模块，其中所述控制电路可操作以基于所述on-late旗标的所述值调整驱动所述晶体管的栅极驱动器信号的上升沿的定时，且基于所述off-late旗标的所述值调整所述栅极驱动器信号的下降沿的定时。
5.根据权利要求3所述的控制模块，其中所述控制电路可操作以基于所述on-late旗标的所述值调整用于产生驱动所述晶体管的栅极驱动器信号的脉宽调制pwm信号的上升沿的定时，且基于所述off-late旗标的所述值调整所述pwm信号的下降沿的定时。
6.根据权利要求5所述的控制模块，其中所述控制电路可操作以对多个pwm循环上的所述on-late旗标的所述值求平均，并对多个pwm循环上的所述off-late旗标的所述值求平均，且基于所述on-late旗标的平均值调整所述pwm信号的所述上升沿的所述定时，并基于所述off-late旗标的平均值调整所述pwm信号的所述下降沿的所述定时。
7.一种用于控制具有栅极、漏极和源极的场效应晶体管的控制模块，所述控制模块包括：
漏极到源极电压比较器，其可操作以接收所述晶体管的漏极到源极电压(vds)且将其与vds阈值进行比较，所述vds比较器具有至少一个被配置成提供vds边沿转变信号的输出，所述vds边沿转变信号指示vds与所述vds阈值交叉；
栅极到源极电压比较器，其可操作以接收所述晶体管的栅极到源极电压(vgs)且将其与vgs阈值进行比较，所述vgs比较器具有至少一个被配置成提供vgs边沿转变信号的输出，所述vgs边沿转变信号指示vgs与所述vgs阈值交叉；以及
至少一个锁存元件，其具有数据输入、时钟输入和输出，所述数据输入可操作地耦合以从所述vds比较器接收vds边沿转变信号，且所述时钟输入可操作地耦合以从所述vgs比较器接收vgs边沿转变信号，使得所述vgs边沿转变信号用以将所述vds边沿转变信号锁存到所述锁存器输出。
8.根据权利要求7所述的控制模块，其进一步包括延迟-匹配模块，所述延迟-匹配模块可操作地耦合以从所述vds比较器接收所述vds边沿转变信号并从所述vgs比较器接收所述vgs边沿转变信号，将匹配延迟施加到所述vds边沿转变信号和所述vgs边沿转变信号中的至少一个，以补偿所述vds比较器和所述vgs比较器中固有的任何延迟差异，且将经过延迟调整的vds边沿转变信号提供到所述至少一个锁存元件的所述数据输入，并将经过延迟调整的vgs边沿转变信号提供到所述至少一个锁存元件的所述时钟输入。
9.根据权利要求7所述的控制模块，其进一步包括控制电路，所述控制电路可操作以接收所述至少一个锁存元件的所述输出，且基于所述至少一个锁存元件的所述输出的值相对于所述晶体管执行控制功能。
10.根据权利要求7所述的控制模块，其中所述至少一个锁存元件包括至少一个d触发器。
11.根据权利要求7所述的控制模块，其中：
所述vds比较器包括第一和第二输出，所述第一输出被配置成提供指示vds上升到所述vds阈值以上的vds上升沿信号，所述第二输出被配置成提供指示vds下降到所述vds阈值以下的vds下降沿信号；以及
所述vgs比较器包括第一和第二输出，所述第一输出被配置成提供指示vgs上升到所述vgs阈值以上的vgs上升沿信号，所述第二输出被配置成提供指示vgs下降到所述vgs阈值以下的vgs下降沿信号。
12.根据权利要求11所述的控制模块，其中所述至少一个锁存元件包括：
第一锁存元件，其具有数据输入、时钟输入和输出，所述数据输入可操作地耦合以从所述vds比较器接收所述vds下降沿信号，且所述时钟输入可操作地耦合以从所述vgs比较器接收所述vgs上升沿信号，使得所述vgs上升沿信号用以将所述vds下降沿信号锁存到所述锁存器输出，所述锁存器输出因此充当on-late旗标，所述on-late旗标指示所述vgs信号在所述漏极到源极电压从高变为低之前还是之后接通所述晶体管；以及
第二锁存元件，其具有数据输入、时钟输入和输出，所述数据输入可操作地耦合以从所述vds比较器接收所述vds上升沿信号，且所述时钟输入可操作地耦合以从所述vgs比较器接收所述vgs下降沿信号，使得所述vgs下降沿信号用以将所述vds上升沿信号锁存到所述锁存器输出，所述锁存器输出因此充当off-late旗标，所述off-late旗标指示所述vgs信号在所述漏极到源极电压从低变为高之前还是之后断开所述晶体管。
13.根据权利要求12所述的控制模块，其进一步包括控制电路，所述控制电路可操作以接收所述on-late旗标和所述off-late旗标，且基于所述on-late旗标的值和所述off-late旗标的值相对于所述晶体管执行至少一个控制功能。
14.根据权利要求12所述的控制模块，其进一步包括：
第一延迟匹配元件，其可操作以将匹配延迟施加到所述vds上升沿信号以补偿所述vds比较器和所述vgs比较器中固有的任何延迟差异，并将经过延迟调整的vds上升沿信号提供到所述第二锁存元件的所述数据输入；
第二延迟匹配元件，其可操作以将匹配延迟施加到所述vds下降沿信号以补偿所述vds比较器和所述vgs比较器中固有的任何延迟差异，并将经过延迟调整的vds下降沿信号提供到所述第一锁存元件的所述数据输入；
第三延迟匹配元件，其可操作以将匹配延迟施加到所述vgs下降沿信号以补偿所述vds比较器和所述vgs比较器中固有的任何延迟差异，并将经过延迟调整的vgs下降沿信号提供到所述第二锁存元件的所述时钟输入；以及
第四延迟匹配元件，其可操作以将匹配延迟施加到所述vgs上升沿信号以补偿所述vds比较器和所述vgs比较器中固有的任何延迟差异，并将经过延迟调整的vgs上升沿信号提供到所述第一锁存元件的所述时钟输入。
15.一种控制场效应晶体管的方法，其包括：
利用比较器将所述晶体管的漏极到源极电压与阈值电压进行比较；
将所述晶体管的栅极电压信号提供到所述比较器的时钟输入，使得使用所述栅极电压信号将所述比较的结果锁存到所述比较器的输出；以及
基于所述比较器输出的值执行相对于所述晶体管执行控制功能。
16.根据权利要求15所述的方法，其进一步包括：
在所述比较器的第一输出处提供on-late旗标，所述on-late旗标指示所述栅极电压信号在所述漏极到源极电压从高变为低之前还是之后接通所述晶体管；
在所述比较器的第二输出处提供off-late旗标，所述off-late旗标指示所述栅极电压信号在所述漏极到源极电压从低变为高之前还是之后断开所述晶体管；
响应于在所述时钟输入处接收到所述栅极电压信号的上升沿将所述比较的结果锁存到所述比较器的所述第一输出；以及
响应于在所述时钟输入处接收到所述栅极电压信号的下降沿将所述比较的结果锁存到所述比较器的所述第二输出。
17.根据权利要求16所述的方法，其中所述执行控制功能包括基于所述on-late旗标的值和所述off-late旗标的值相对于所述晶体管执行至少一个控制功能。
18.根据权利要求17所述的方法，其中所述执行控制功能包括基于所述on-late旗标的所述值调整驱动所述晶体管的栅极驱动器信号的上升沿的定时，以及基于所述off-late旗标的所述值调整所述栅极驱动器信号的下降沿的定时。
19.根据权利要求18所述的方法，其中所述执行控制功能包括基于所述on-late旗标的所述值调整用于产生驱动所述晶体管的栅极驱动器信号的脉宽调制pwm信号的上升沿的定时，以及基于所述off-late旗标的所述值调整所述pwm信号的下降沿的定时。
20.根据权利要求19所述的方法，其中所述执行控制功能包括在多个pwm循环上对所述on-late旗标的所述值求平均，在多个pwm循环上对所述off-late旗标的所述值求平均，基于所述on-late旗标的平均值调整所述pwm信号的所述上升沿的所述定时，以及基于所述off-late旗标的平均值调整所述pwm信号的所述下降沿的所述定时。