本发明属于集成电路技术领域，特别是涉及一种输出反馈时钟占空比调节装置、方法及系统，应用于高速两路时间交织dac的时钟处理。
背景技术：
随着dac转换速率的提升，高速dac开始采用时间交织结构来提升速度，由于时钟本身具有高、低电平两种相位，因此两路时间交织结构最便于实现和使用。如图1所示，两路时间交织结构在时钟的高电平输出1组信号，在时钟的低电平输出另一组信号，实现两路信号的交替输出。
理想dac输出信号具有零阶保持特性，要求输出信号的保持时间相等。采用两路时间交织结构dac的第奇数个输出信号保持时间与时钟的高/低电平相关，第偶数个输出信号保持时间与时钟的低/高电平相关，因此当时钟占空比不满足要求时，dac输出信号会有2个不同的交替变换的保持时间，从而在dac的nyquist区产生一个与信号频率相关的杂波。dac的第一奈奎斯特区为0～fdac/2，当输出频率fout的正弦波时，会在fdac/2-fout处产生一个杂波，从而降低dac的宽带频谱特性。
然而，常规的时钟占空比反馈控制电路如图2所示。时钟接收后对占空比进行检测，根据检测结果对时钟的占空比进行调节，校正后的时钟经过缓冲送入高速同步单元中，虽然校正后的时钟性能很好，但是经过缓冲、数据同步、电流开关后的输出信号占空比将会发生变化，使时钟校正后难以得到预期的提升效果。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种输出反馈时钟占空比调节装置、方法及系统，用于解决校正后时钟在通道路径上的非理想因素、数据经时钟处理的非理想因素、数据经电流开关转换的非理想因素对dac输出信号的影响。
为实现上述目的及其他相关目的，本发明提供一种输出反馈时钟占空比调节装置，适用于调节数模转换器中时钟信号的占空比，包括：
时钟接收器，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为cmos信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；
时钟缓冲电路，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；
模拟同步电路，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；
模拟dac核电路，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中dac核的非理想现象；
占空比检测电路，用于提取所述模拟dac核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；
占空比调节电路，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。
本发明的另一目的在于提供一种输出反馈时钟占空比调节方法，适用于调节数模转换器中时钟信号的占空比；包括：
利用时钟接收器接收输入的差分时钟信号，并将其放大为cmos信号；
利用时钟缓冲电路增大所述时钟接收器放大所述差分时钟信号的驱动能力，以连接至少两个模拟同步电路；
利用模拟同步电路按照所述差分时钟信号对所述数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；
利用模拟dac核电路将所述差分数据内数字信号转换成相应的模拟信号，以模拟所述数模转换器中dac核的非理想现象；
利用占空比检测电路提取所述模拟dac核输出的模拟信号的占空比信息；
利用占空比调节电路根据所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号；
根据所述占空比调节控制信号调节所述时钟接收器内的差分时钟信号。
本发明还有一目的在于提供一种输出反馈时钟占空比调节系统，包括上述输出反馈时钟占空比调节装置。
如上所述，本发明的输出反馈时钟占空比调节装置、方法及系统，具有以下有益效果：
本发明采用时钟缓冲电路，减小了时钟通路上非理想因素对时间占空比的影响，同时，利用模拟同步单元与模拟dac核模拟dac数字信号到模拟信号的转换，减小了时钟在数模转换中受到的非理想因素对占空比的影响，提高了占空比调整的速度与精确度。
附图说明
图1显示为一种两路时间交织dac的原理示意图；
图2显示为一种常规时钟占空比反馈控制示意图；
图3显示为本发明提供的一种输出反馈时钟占空比调节装置结构框图；
图4显示为本发明提供的一种dummydac核电路的实现电路图；
图5显示为本发明提供的一种dummydac核电路的输出信号示意图；
图6显示为本发明提供的一种输出反馈时钟占空比调节方法流程图。
元件标号说明：
1时间接收器
2时钟缓冲电路
3模拟同步电路
4模拟dac核电路
5占空比检测电路
6占空比调节电路
31第一模拟同步电路
32第二模拟同步电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图3，为本发明提供的一种输出反馈时钟占空比调节装置结构框图，包括：
时钟接收器1，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为cmos信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；
其中，所述差分时钟信号为正弦波时钟信号，而时钟接收器将其放大为coms信号，而该时钟接收器可采用高速的信号放大电路放大所述正弦波时钟信号。
时钟缓冲电路2，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；
其中，增大时钟接收器对差分时钟信号的驱动能力以使其能够驱动后续多个数据同步电路，该时钟缓冲电路可采用逐级增大的方式提高时钟接收器的驱动能力。
模拟同步电路3(dummy同步电路)，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；
其中，模拟同步电路与数模转换器中同步电路相同的电路结构实现。
模拟dac核电路4(dummydac核)，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中dac核的非理想现象；
其中，模拟dac核电路与数模转换器中dac核电路相同的电路结构实现。
占空比检测电路5，用于提取所述模拟dac核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；
其中，由于dummydac核输出信号的波形与时钟占空比有关。
占空比调节电路6，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。
其中，可通过晶体管对时钟接收器信号通路进行上拉或下拉电流实现。
在本实施例中，由于图3是根据两路时间交织数模转换器的实现原理进行演变，如果选择多通道时间交织数模转换器，则时钟缓冲电路后需对应连接多路的模拟同步电路，即本实施例可应用于任意通道的时间交织dac。本发明克服传统时钟占空比调节装置(反馈控制装置)校正后时钟在通道路径上的非理想因素、数据经时钟处理的非理想因素以及数据经电流开关转换的非理想因素，提高了占空比调整的速度与精确度，从而提高了时间交织dac整体性能。
其中，可采用标准cmos工艺或bipolar工艺制造输出反馈时钟占空比调节装置。
在上述实施例的基础上，所述模拟同步电路3至少包括第一模拟同步电路31(第一dummy同步电路)与第二模拟同步电路32(第一dummy同步电路)，其中，所述第一模拟同步电路的一个输入端接低电平“0”，作为输入数据；其另一个输入端接收时钟缓冲器的一输出端，所述第一模拟同步电路的两个输出端输出同步后的第一差分数据；所述第二模拟同步电路一个输入端接高电平“1”，作为输入数据；其另一个输入端接收时钟缓冲器的另一输出端，所述第二模拟同步电路的两个输出端输出同步后的第二差分数据。
具体地，由于图3为两路时间交织数模转换器的时钟占空比调节装置，则对应的模拟同步电路包括第一模拟同步电路31与第二模拟同步电路32，其中，采用的模拟同步电路与数模转换器中主数据(主数据0与主数据1)对应的同步电路结构相同，用于模拟主数据通道上同步电路的非理想现象，减小了时钟在数模转换中受到非理想因素对占空比的影响。
在上述实施例的基础上，请参阅图4，为本发明提供的一种dummydac核电路的实现电路图，所述模拟dac核电路包括第一数模转换单元dac1与第二数模转换单元dac2，所述第一数模转换单元的输入端接高电平“1”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号clkp控制；所述第二数模转换单元的输入端接低电平“0”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号clkn控制，所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端互连且输出第一脉冲信号outp，所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端互连且输出第二脉冲信号outn，其中，所述第一脉冲信号outp与第二脉冲信号outn为互补信号。
其中，所述模拟dac核电路还包括：所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端连接第一保护电阻的一端，所述第一保护电阻的另一端连接电源电压vss；所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端连接第二保护电阻的一端，所述第二保护电阻的另一端连接电源电压vss，第一保护电阻与第二保护电阻阻值相同均为r。
具体地，如图5所示，dac1在高电平“1”输入下，dac1_outp输出高电平，dac1_outn输出低电平，dac2在低电平“0”输入下，dac2_outp输出低电平，dac2_outn输出高电平。
当差分时钟信号clkp为高电平且差分时钟信号clkn为低电平时，使dac1的第一输出端对应的控制开关截止，无法导通，而dac2的第一输出端对应的控制开关导通且输出低电平，则第一脉冲信号outp为低电平；使dac1的第二输出端对应的控制开关截止，无法导通，而dac2的第二输出端对应的控制开关导通输出高电平，则第二脉冲信号outn为高电平。
当差分时钟信号clkp为低电平且差分时钟信号clkn为高电平时，使dac1的第一输出端对应的控制开关导通输出高电平，而dac2的第一输出端对应的控制开关截止，无法导通，则第一脉冲信号outp为高电平；使dac1的第二输出端对应的控制开关导通且输出低电平，而dac2的第二输出端对应的控制开关截止，无法导通，则第二脉冲信号outn为低电平。
在本实施例中，dummydac核电路通过配合dummy同步电路模拟dac数字信号到模拟信号的转换，减小了时钟在数模转换中受到的非理想因素对占空比的影响，提高了占空比调整的速度与精确度，从而提高了时间交织dac整体性能。
在上述实施例的基础上，所述占空比检测电路包括低通滤波单元与比较单元，所述低通滤波单元的输入端连接模拟dac核电路的两个输出信号，将脉冲宽度转换为电平信号；所述比较器连接低通滤波单元的输出端，将所述电平信号转换为时钟占空比信息，即，时钟高电平保持时间与低电平保持时间的大小关系，由于上述实施例中优选的是两路时间交织dac，则通过占空比检测电路输出的高电平与低电平的占空比因趋于50％，而采用占空比调节电路产生占空比调节控制信号的目的就是使得时钟接收器调节输出的高电平与低电平的占空比达到50％。
在上述实施例的基础上，有一种输出反馈时钟占空比调节系统，包括上述输出反馈时钟占空比调节装置，在此不一一赘述。
请参阅图6，显示为本发明提供的一种输出反馈时钟占空比调节方法流程图，
步骤s1，利用时钟接收器接收输入的差分时钟信号，并将其放大为cmos信号；
步骤s2，利用时钟缓冲电路增大所述时钟接收器放大所述差分时钟信号的驱动能力，以连接至少两个模拟同步电路；
步骤s3，利用模拟同步电路按照所述差分时钟信号对所述数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；
步骤s4，利用模拟dac核电路将所述差分数据内数字信号转换成相应的模拟信号，以模拟所述数模转换器中dac核的非理想现象；
步骤s5，利用占空比检测电路提取所述模拟dac核输出的模拟信号的占空比信息；
步骤s6，利用占空比调节电路根据所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号；
步骤s7，根据所述占空比调节控制信号调节所述时钟接收器内的差分时钟信号。
其中，所述模拟同步电路至少包括第一模拟同步电路与第二模拟同步电路，其中，
所述第一模拟同步电路的一个输入端接低电平“0”，其另一个输入端接收时钟缓冲器的一输出端，所述第一模拟同步电路的两个输出端输出同步后的第一差分数据；
所述第二模拟同步电路一个输入端接高电平“1”，其另一个输入端接收时钟缓冲器的另一输出端，所述第二模拟同步电路的两个输出端输出同步后的第二差分数据。
所述模拟dac核电路包括第一数模转换单元dac1与第二数模转换单元dac2，所述第一数模转换单元的输入端接高电平“1”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号clkp控制；所述第二数模转换单元的输入端接低电平“0”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号clkn控制，所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端互连且输出第一脉冲信号outp，所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端互连且输出第二脉冲信号outn，其中，所述第一脉冲信号outp与第二脉冲信号outn为互补信号。
所述模拟dac核电路还包括：所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端连接第一保护电阻的一端，所述第一保护电阻的另一端连接电源电压；所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端连接第二保护电阻的一端，所述第二保护电阻的另一端连接电源电压。
所述占空比检测电路包括低通滤波单元与比较单元，所述低通滤波单元的输入端连接模拟dac核电路的两个输出信号，将脉冲宽度转换为电平信号；所述比较器连接低通滤波单元的输出端，将所述电平信号转换为时钟占空比信。
由于输出反馈时钟占空比调节方法与输出反馈时钟占空比调节装置为一一对应关系，其对应的技术细节与技术效果在此不一一赘述，详见输出反馈时钟占空比调节装置的描述。
综上所述，本发明采用时钟缓冲通路，减小了时钟通路上非理想因素对时间占空比的影响，同时，利用模拟同步单元与模拟dac核模拟dac数字信号到模拟信号的转换，减小了时钟在数模转换中受到的非理想因素对占空比的影响，提高了占空比调整的速度与精确度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。