一种信号波形整形电路的制作方法

本发明涉及信号波形电路技术领域，具体涉及一种用于自动控制系统中的信号波形整形电路。

背景技术：

在一般的控制系统中，数字差分信号是常见的控制信号。所谓数字差分信号，是指信号频率相同，相位相反的一组数字信号。常见的数字信号驱动电路主要由多级反相器级联而成，如图1所示。反相器iv1，iv2，iv3构成第一条信号通路，反相器iv4，iv5，iv6构成第二条信号通路。在图1所示的数字信号驱动电路中，当输入信号为理想差分信号时，其输入与输出波形如图2所示。

当数字驱动电路输入信号为理想差分信号时，其输出信号也常常为理想的差分信号，可以驱动功率晶体管等开关电路。然而，在实际的电路应用过程中，由于前级差分放大器，比较器不可能做到完全对称，其输出信号（也就是数字驱动电路的输入信号）相位往往会出现误差，如图3所示，数字驱动电路的输出信号也不再为理想差分信号。在驱动对称式igbt功率晶体管时，晶体管的开启与关闭不能做到一致，影响了数字控制系统的开启与关闭时间精度。

技术实现要素：

针对上述的数字驱动电路的输入差分信号存在不完全对称的情况，本发明设计一种信号波形整形电路，通过信号波形整形电路调整输入信号的波形和占空比，实现非理想差分信号的整形功能。

本发明通过以下技术方案实现：

一种信号波形整形电路，包括依次级联的数字驱动电路、信号同步整形电路和占空比修调电路；所述的信号同步整形电路由8个晶体管构成，其中，4个晶体管连接成受控电阻，4个晶体管连接成两个互耦的反相器。

进一步的，所述受控电阻的阻值分别由连接成受控电阻的4个晶体管的栅极电压控制。

进一步的，所述的受控电阻由晶体管m1-m4连接成两路受控电阻。

进一步的，所述的两路受控电阻输入端的输入信号分别为inp和inn，输出端分别为inp_out和inn_out。

进一步的，所述的晶体管m1和晶体管m2的栅极与输入信号inn连接，晶体管m3和晶体管m4的栅极与输入信号inp连接。

进一步的，所述的数字驱动电路由三级反相器组成。

进一步的，所述三级反相器的尺寸逐级增大。

进一步的，所述的占空比修调电路由多个数字寄存器连接成两个信号支路，所述的信号支路上，在数字寄存器之间连接有信号路径节点。

进一步的，所述信号路径节点上连接有插入的电流源/电流漏的修调单元；插入的电流源/电流漏修调单元分别为cr1，cr2，cr3和cr4。

进一步的，所述两个信号支路分别各自连接了独立的修调单元，两个修调单元的接法相反。

（三）有益效果

本发明提出的一种信号波形整形电路，与现有技术相比较，其具有以下有益效果：

（1）通过信号波形整形电路，可以消除前级放大器和比较器不对称造成的传输延时，调节数字驱动电路的占空比，实现了波形整形功能，为数字控制系统中的对称式开关提供了高精度的开启和关断功能实现。

（2）晶体管m1、m2、m3和m4构成受控电阻，电阻阻值分别由栅极电压控制，起到信号同步作用。晶体管m5、m6、m7和m8构成两个互耦的反相器，具有很高的增益，能够快速放大受控电阻的输出信号，具有整形的作用。

（3）信号同步整形电路可以消除前级放大器和比较器不对称造成的传输延时。

（4）数字驱动电路由三级反相器组成，采用延时最小的设计，三级反相器尺寸逐级增大，在保证反相器驱动能力逐级增强的同时，将延时最优。

（5）在信号路径节点上插入电流源/电流漏的修调单元，使得一条信号路径上升沿有延时，另一条信号路径下降沿有延时。

（6）两个信号支路分别用了两个修调单元，将这两个修调单元的接法相反，可以确保上下通路的延时一致，消除了工艺上的偏差。

附图说明

图1是本发明的背景技术中数字信号驱动电路的示意图。

图2是本发明的背景技术中数字信号驱动电路的输入信号为理想差分信号时，其输入与输出波形示意图。

图3是本发明的背景技术中数字信号驱动电路的输入信号非理想差分信号时，其输入与输出波形示意图。

图4是本发明整体结构的电路连接示意图。

图5是本发明中占空比修调电路的修调原理示意图。

图6（a）是本发明中修调单元的偏置电路图。

图6（b）是本发明中修调单元的电路图。

图7是本发明的仿真结果示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方案做出的各种变型和改进，均应落入到本发明的保护范围。

实施例：

如图4所示，一种信号波形整形电路，包括依次级联的数字驱动电路、信号同步整形电路和占空比修调电路。

所述的数字驱动电路由三级反相器组成；所述三级反相器的尺寸逐级增大。

所述的信号同步整形电路由8个晶体管构成，其中，4个晶体管连接成受控电阻，所述的受控电阻由晶体管m1-m4连接成两路受控电阻；受控电阻的阻值分别由连接成受控电阻的4个晶体管的栅极电压控制。两路受控电阻输入端的输入信号分别为inp和inn，输出端分别为inp_out和inn_out。所述的晶体管m1和晶体管m2的栅极与输入信号inn连接，晶体管m3和晶体管m4的栅极与输入信号inp连接。4个晶体管连接成两个互耦的反相器。

所述的占空比修调电路由多个数字寄存器连接成两个信号支路，所述的信号支路上，在数字寄存器之间连接有信号路径节点。所述信号路径节点上连接有插入的电流源/电流漏的修调单元；插入的电流源/电流漏修调单元分别为cr1，cr2，cr3和cr4。所述两个信号支路分别各自连接了独立的修调单元，两个修调单元的接法相反。

具体电路：

如图4所示，一种信号波形整形电路，包括级联的数字驱动电路、信号同步整形电路和占空比修调电路。

所述的数字驱动电路包括两条信号通路，其中，第一条信号通路由反相器iv1、反相器iv2和反相器iv3依次串联构成，反相器iv1的前端连接有输入信号vinp。第二条信号通路由反相器iv4、反相器iv5和反相器iv6依次串联构成，反相器iv4的前端连接有输入信号vinn。

所述的信号同步与整形电路由晶体管m1-m8构成。其中，晶体管m1、晶体管m2、晶体管m3和晶体管m4构成受控电阻；输入信号inp与晶体管m1和晶体管m2的源极连接，并与晶体管m3和晶体管m4的栅极连接；输入信号inn与晶体管m3和晶体管m4的源极连接，并与晶体管m1和晶体管m2的栅极连接。晶体管m1的漏极和晶体管m2的漏极连接，其输出端为inp_out；晶体管m3的漏极和晶体管m4的漏极连接，其输出端为inn_out。

晶体管m5、晶体管m6、晶体管m7和晶体管m8构成两个互耦的反相器，输出端inp_out和输出端inn_out与两个互耦的反相器连接。

所述的占空比修调电路由数字寄存器控制，并在信号路径节点上插入电流源/电流漏的修调单元，使得一条信号路径上升沿有延时，另一条信号路径下降沿有延时。

输出端inp_out与寄存器iv7的前端连接，寄存器iv7的后端依次连接有寄存器iv8和寄存器iv9，寄存器iv9的后端连接有输出端voutp;其中，在寄存器iv7和寄存器iv8之间插入的电流源/电流漏修调单元cr1，在寄存器iv8和寄存器iv9之间插入的电流源/电流漏修调单元cr2。

输出端inn_out与寄存器iv10的前端连接，寄存器iv10的后端依次连接有寄存器iv11和寄存器iv12，寄存器iv12的后端连接有输出端voutn;其中，在寄存器iv10和寄存器iv11之间插入的电流源/电流漏修调单元cr3，在寄存器iv11和寄存器iv12之间插入的电流源/电流漏修调单元cr4。

工作原理：

如图4所示,数字驱动电路由三级反相器构成，采用延时最小的设计，三级反相器尺寸逐级增大，在保证反相器驱动能力逐级增强的同时，将延时最优。

信号同步与整形电路由晶体管m1-m8构成。其中，晶体管m1、晶体管m2、晶体管m3和晶体管m4构成受控电阻，电阻阻值分别由栅极电压控制，起到信号同步作用。晶体管m5、晶体管m6、晶体管m7和晶体管m8构成两个互耦的反相器，具有很高的增益，能够快速放大受控电阻的输出信号，具有整形的作用。

设上下两路受控电阻的输入端（m1-m4源极）输入信号分别为inp，inn，输出端分别为inp_out，inn_out。由于晶体管m1和晶体管m2的栅极接inn，晶体管m3和晶体管m4的栅极接inp。当inp输出处于上升沿，如果inn为低，晶体管m1导通，那么受控电阻阻值很小，inp可以很快输出1到inp_out；如果inn为高，晶体管m2导通，那么受控电阻的阻值由低变高，当inp_out值升至晶体管阈值电压附近的时候电阻很大，信号断开。当inp输出处于下降沿，如果inn为低，晶体管m1导通，那么受控电阻的阻值由低变高，当inp_out-vdd值为晶体管m1阈值电压时，受控电阻的电阻很大，信号断开；如果inn为高，晶体管m2导通，受控电阻的阻值很小，inp可以很快输出0到inp_out。第二支路中inn信号的传输与inp信号传输原理相同。由此得出，信号同步电路可以消除前级放大器和比较器不对称造成的传输延时。

占空比修调电路由数字寄存器控制，实现的修调原理如图5所示：在信号路径节点上插入电流源/电流漏的修调单元，使得一条信号路径上升沿有延时，另一条信号路径下降沿有延时。图4中，插入的电流源/电流漏修调单元分别为cr1，cr2，cr3和cr4。

电流源/电流漏修调单元如图6所示。其中，图6（a）为修调单元的偏置电路，图6（b）为修调单元。根据图6（a），vb1和vb2电压为

（1）

式中，vt为晶体管阈值电压大小，vdsat为晶体管m3和晶体管m4的过驱动电压。vb1和vb2作为修调单元的偏置，使得修调单元工作在ab类模式。修调单元随输入电压vin改变输出电流的大小与方向，从而调节驱动级的门延时。如果修调单元输出电流方向与信号通路一致，驱动能力将增大，延时减小；如果输出电流方向与信号通路相反，驱动能力将减小，延时增大。两个信号支路分别用了两个修调单元，因此，将本技术方案中的这两个修调单元的接法相反，以此确保上下通路的延时一致，消除了工艺上的偏差。

调节修调单元的输出电流是通过调节其输入电压vin来实现。图4电路中，不同修调单元的输入信号vin分别对应于a、b两个节点。a，b点电压由串联电阻分压生成，具体电压由8位寄存器控制，可以根据实际测试结果灵活的设置寄存器参数，从而最优化信号通路。串联电阻分压电路和寄存器控制电路不再详细介绍。

修调电路仿真结果

修调电路仿真结果如图7所示。图7中，vinp和vinn为预放大器输出波形，为检测修调电路，给予vinn信号50ps的延时。vinp2和vinn2为信号同步与整形电路输出波形，可以得到，信号同步与整形将消除了输入信号vinp和vinn的延时时差，信号上升和下降时间达到了一致。然后，信号同步与整形电路调整了信号通路的上升时间和下降时间，因此改变了信号通路的实际占空比。因此，占空比修调电路可以根据实际情况灵活的调节上下支路的占空比。图7中，占空比修调电路的输出信号占空比被重新调节至50%。