一种基于可调电荷泵的动态比较器失调校准电路的制作方法

本发明涉及集成电路技术领域，具体为一种基于可调电荷泵的动态比较器失调校准电路。

背景技术：

adc(模数转换器)是未来5g基站、测试测量仪器等应用领域中的核心器件，具有广阔的发展空间。在5g的关键技术massivemimo中，基站收发信机上使用了大量的阵列天线，这种结构需要相应的射频收发单元，因此射频器件的使用数量将明显增加。模块化射频前端器件已无法满足市场的需求，数字化趋势愈发显著。因此adc的实现就显得尤为重要。受益于cmos特征工艺尺寸的不断减小，各种消费电子产品的体积也不断缩小。另外，通信基础设施也需要更高的通信带宽和更快的数据传输速率。这些都对adc的性能提出了更高的要求。sar(逐次逼近型)adc的功耗低、面积小、结构简单，是学术界和工业界研究的热点。saradc基于二进制搜索算法，把输入电压和参考电平进行比较，经过逐次逼近，得到最终的数字输出。比较器是saradc的关键模块之一，比较器的失调、延迟时间等对于adc系统的转换速度、精度和整体功耗起着决定性的作用。比较器的失调电压来源于：一是输入晶体管的不匹配，二是差分路径上节点寄生电容的不匹配。为了避免adc校准后校准电压发生大的波动，形成校准噪声，校准的电压阶跃需要相对较小。同时，校准范围需要足够大才能补偿比较器中最坏情况下的不匹配。因此比较器失调校准电路的设计对于降低比较器失调电压而言是十分有必要的。

目前比较器的失调校准方法包括预放大级电流调节或负载电容调节等，如图1所示。电流调节是对比较器输入晶体管的衬底进行调节，不需要额外的晶体管，所以对比较器的速度影响较小。但若输入晶体管的衬底电压过高，可能会导致晶体管无法正常关断。电流调节既可以直接改变输入对管的衬底电压，也可以通过引入可变电流源来实现。但改变mos管的衬底电压需要用到成本较高的双阱工艺。负载调节是通过调节比较器输出端负载电容的大小来实现校准。负载调节既可以利用电容阵列中的电容来改变电容的大小，也可以使用压控mos管。但与此同时，负载电容可能会影响比较器的工作速度。因此本发明利用校准输入对为比较器提供校准电流。

技术实现要素：

为了克服现有校准方法的不足，本发明提供一种基于可调电荷泵的动态比较器失调校准电路，本电路为比较器提供校准电流，用以减小比较器的失调。

为实现上述目的，本发明采用如下技术方案：

一种基于可调电荷泵的动态比较器失调校准电路，包括：比较器、电荷泵电路和逻辑控制电路。比较器的校准输入端作为本电路的输出端，比较器的输出端与电荷泵电路的输入端相连，电荷泵电路的控制端与逻辑控制电路的输出端相连；其中，只要比较器的输出发生变化，逻辑控制电路就会产生相应的脉冲控制电荷泵电路的通断，以调节电荷泵的充放电速率；电荷泵电路包括上端电容和下端电容，该上端电容选择性地耦合于电源电压或校准输入电压，该下端电容选择性地耦合于地电压或校准输入电压。

进一步地，比较器为预放大动态比较器，包括预放大级和锁存级。预放大级能够增大输入信号的电压差，提高比较器比较的速度。该预放大级用于放大差分输入电压并抑制回踢噪声，该锁存级利用正反馈把输出电压拉至高电平和低电平。比较器中预放大级的晶体管mc1通过节点p与锁存级的晶体管m5相连，预放大级的晶体管mc2通过节点q与锁存级的晶体管m6相连。其中，预放大级包括输入晶体管m1、m2，校准输入管mc1、mc2，开关管msw1、msw2，尾电流管mtail1，以及晶体管m3、m4。m1、m2的栅极分别与输入端vip、vin相连，并通过漏极分别与m3及mc1、m4及mc2相连，通过源极分别与开关管msw1、msw2相连。开关管msw1、msw2的栅极分别与节点q、p相连，并通过源极与尾电流管mtail1相连。尾电流管mtail1的栅极与比较器的输入时钟clk相连，源极接地。晶体管m3、m4的栅极与clk相连，源极接电源。晶体管mc1、mc2的栅极与节点q、p相连，源极接电源。锁存级包括尾电流管mtail2，晶体管m5-m10。尾电流管mtail2的栅极与时钟clk的反相clkb相连，源极接电源，并通过漏极与晶体管m9、m10相连。晶体管m9、m10通过比较器输出节点outp、outn分别与m7、m8相连。晶体管m5、m6的源漏极分别与m7、m8的源漏极相连，源极接地。

在clk的频率等于500ms/s，vdd的电压等于1.2v下，对比较器进行200次蒙特卡洛仿真(包括mismatch和process误差)，得出比较器的失调电压σoffset＝24.0mv。因此需要通过校准电路来减小比较器的失调。本发明利用可调的电荷泵电路来控制校准过程，以通过内部节点注入电流来平衡由工艺变化引起的失配。

进一步地，本发明在比较器中引入了校准输入对mc3、mc4。晶体管mc3、mc4是电压控制的电流源。mc3的栅极连接到参考电压vcal_p，由电荷泵电路调节的vcal_n连接mc4的栅极。mc3、mc4的源漏极分别与m1、m2的源漏极相连。可调电荷泵电路包括两级，第一级由mos管mp1、mp2、mn1及mn2组成，电流为2i，负责vcal_n的快速建立。第二级包括mos管mp3、mn3、mp4、mn4，电流为i，提供稳定的低电流。mp2、mn2的栅极与控制逻辑的输出端s1、s2相连，mp1、mn1、mp3及mn3的栅极与比较器的输出相连。在校准模式下，比较器的输入端接共模电平。在校准开始时，电荷泵以3i的电流启动，形成最高的泵速。然后控制mp2、mn2关闭第一级，将电流降低到i，直至vcal_n稳定至某一参考电平附近。部分激活的电荷泵电路允许调整电荷泵电路中的电流值，即使比较器中的最大不匹配也可以通过增加或减去适当数量的级数来补偿。电荷泵电路的部分电流可以关闭，实现了电路输出电流的调节，且不消耗静态功耗。

进一步地，电荷泵电路为基于电容电荷共享的电荷泵，其电路由mos管mp1及mp2、mn1及mn2和电容cup、cdn、ccaln组成。mp1、mn1通过x、y节点与mp2、mn2相连。mp2、mn2源极分别接电源、地。cup、cdn的上极板分别接入x、y节点，下极板接地。ccaln的上极板接入vcal_n，下极板接地。在电荷泵处于预充状态时，mp2、mn2导通，x、y点被预充为vdd和gnd。在校准阶段，若比较器的失调电压为正，即比较器输出outp＝1，outn＝0，那么mp1导通，电容ccaln和cup之间发生电荷共享，使得vcal_n的电压上升。

进一步地，数字控制电路包括反相器、与非门。数字控制电路的输入端与比较器的输出端outp、outn相连，输出端与mp2、mn2的栅极相连。其中，outp经过三个反相器和与非门与节点uppre相连，outn再经过一个反相器与节点dnpre相连。若比较器的失调电压为正，outn的上升沿经过一触发器控制mp2、mn2关闭第一级，而控制电荷泵的充放电速率。

本发明的有益效果是：本发明实现了一种用于高速动态比较器的新型校准技术。该电路利用基于电容电荷分享的可调电荷泵电路来控制校准过程，降低了比较器的失调电压。这种值的选择提供了足够的校准范围并形成可以忽略不计的校准噪声。根据monte-carlo仿真结果，校准后比较器的失调电压σoffset为0.69mv，相较于之前的24.0mv有明显的改善。

附图说明

图1为现有用于比较器失调校准的预放大级电流调节或负载电容调节结构示意图。

图2为本发明提供的提供失调电压的动态比较器结构原理图。

图3为本发明提供的用于失调校准的可调电荷泵结构原理图。

图4为本发明提供的一种控制逻辑结构示意图。

图5为本发明提供的校准前的比较器失调电压仿真图。

图6为本发明提供的校准后的比较器失调电压仿真图。

图7为本发明实现的saradc结构示意图。

具体实施方式

为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详细说明如下。

本实施例提供一种基于可调电荷泵的动态比较器失调校准电路，如图3所示，包括：比较器、电荷泵电路和逻辑控制电路。

电路结构具体如图3所示。比较器为预放大动态比较器，由预放大级和锁存级组成。比较器的输入端为vip、vin，输出端为outp、outn，时钟信号为clk。当clk为低电平时，m3、m4导通，p、q点被充电至vdd。m5、m6导通，输出端outp＝outn＝0。当clk为高电平时，m3、m4断开，p、q点开始放电。假设vip>vin，p点的放电速度比q快。随着p点电压的下降，mc2开始导通。q点的电压被迅速上拉至vdd。mc1保持截止状态，p的电压被下拉至gnd。p、q点的电压差以指数形式增加，减小了比较器的锁存再生时间。比较器的失调电压来源于：一是输入晶体管的不匹配，二是差分路径上的节点寄生电容的不匹配。对比较器进行200次蒙特卡洛仿真(包括mismatch和process误差)，得出比较器的失调电压σoffset＝24.0mv。因此本发明添加了校准输入对mc3、mc4来校准比较器的失调电压。

如图3所示，可调电荷泵电路包括两级，第一级由mos管mp1、mp2、mn1及mn2组成，电流为2i，负责vcal_n的快速建立。第二级包括mos管mp3、mn3、mp4、mn4，电流为i，提供稳定的低电流。mp2、mn2的栅极与控制逻辑的输出端s1、s2相连，mp1、mn1、mp3及mn3的栅极与比较器的输出相连。在校准模式下，比较器的输入端接共模电平。在校准开始时，电荷泵以3i的电流启动，形成最高的泵速。然后控制mp2、mn2关闭第一级，将电流降低到i，直至vcal_n稳定至某一参考电平附近。

如图3所示，基于电容电荷共享的电荷泵电路由mos管mp1及mp2、mn1及mn2和电容cup、cdn、ccaln组成。mp1、mn1通过x、y节点与mp2、mn2相连。mp2、mn2源极分别接电源、地。cup、cdn的上极板分别接入x、y节点，下极板接地。ccaln的上极板接入vcal_n，下极板接地。在电荷泵处于预充状态时，mp2、mn2导通，x、y点被预充为vdd和gnd。在校准阶段，若比较器的失调电压为正，即比较器输出outp＝1，outn＝0，那么mp1导通，电容ccaln和cup之间发生电荷共享，使得vcal_n的电压上升。

如图4所示，数字控制电路包括反相器、与非门。数字控制电路的输入端与比较器的输出端outp、outn相连，输出端与mp2、mn2的栅极相连。其中，outp经过三个反相器和与非门与节点uppre相连，outn再经过一个反相器与节点dnpre相连。若比较器的失调电压为正，outn的上升沿经过一触发器控制mp2、mn2关闭第一级。

如图5-6所示，为比较器校准前后的失调电压仿真图。根据monte-carlo仿真结果，在加入比较器失调校准电路后，比较器的失调电压σoffset＝0.69mv，相较于之前的24.0mv有明显的改善。部分激活的电荷泵电路允许调整电荷泵电路中的电流值，即使比较器中的最大不匹配也可以通过增加或减去适当数量的级数来补偿。电荷泵电路的部分电流可以关闭，实现了电路输出电流的调节，且不消耗静态功耗。

图7所示为本发明实现的saradc结构示意图。其中，采样保持电路将模拟输入信号采样到adc系统中。电容阵列cdac根据比较器的比较结果，通过sar逻辑控制产生下一次比较的输入电平。参考电压缓冲电路为cdac提供参考电平。

本发明中的基于可调电荷泵的动态比较器失调校准电路，实现了一种用于高速动态比较器的新型校准技术。该电路利用基于电容电荷分享的可调电荷泵电路来控制校准过程，降低了比较器的失调电压。这种值的选择提供了足够的校准范围并形成可以忽略不计的校准噪声。

以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求书所述为准。