真随机数发生器的电路及设备的制作方法

本发明涉及真随机数发生器领域，尤其是真随机数发生器的电路及设备。

背景技术：

真随机数发生器是随机数发生器中的一种，其工作原理是将电路中的随机物理现象(如“热噪声”)转化为电学信号以获得随机比特流(如“01001110”)。现有真随机数发生器实现方案可以分为以下几种：1)直接放大噪声，再与特定基准进行比较，该方案对放大器的带宽、精度有较高要求，实现难度相对高；2)基于数字电路亚稳态特性转换，该方案可以实现较高的随机数生成速度，但是因其对半导体工艺偏差较敏感，要求在后处理电路中加入校正功能以消除偏差，增加后处理电路的复杂性；3)低频振荡信号采样高频振荡信号，该方案实现难度较低，但是对于两个振荡信号频率关系有较大限制，且由于两个振荡器之间固有的频率约束会对输出比特流引入周期性，对后处理电路有较大的要求。

因此需要提出一种减少电路资源消耗，降低实现难度，同时满足生成速率和功耗要求的真随机数发生器的电路。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的目的是提供一种减少电路资源消耗，降低实现难度，同时满足生成速率和功耗要求的真随机数发生器的电路。

本发明所采用的技术方案是：

第一方面，本发明提供一种真随机数发生器的电路，包括：熵提取电路和后处理电路；

所述熵提取电路生成原始比特流发送给所述后处理电路，所述后处理电路输出真随机数比特流；

所述熵提取电路包括：低频电流控制型环形振荡器、高频耦合环形振荡器、熵提取第一d触发器、熵提取第二d触发器和熵提取异或门电路，所述低频电流控制型环形振荡器生成时钟信号发送给所述熵提取第一d触发器和所述熵提取第二d触发器，所述高频耦合环形振荡器生成第一高频信号发送给所述熵提取第一d触发器，以及生成第二高频信号发送给所述熵提取第二d触发器，所述熵提取第一d触发器和所述熵提取第二d触发器的输出端连接作为熵提取异或门电路的输入，所述熵提取异或门电路输出所述原始比特流，所述时钟信号作为熵源；

所述后处理电路为多级异或链电路。

进一步地，还包括延时单元，所述低频电流控制型环形振荡器的输出端与所述延时单元的输入端连接，用于将所述时钟信号传输至所述延时单元，所述延时单元的输出端与所述多级异或链电路的输入端连接。

进一步地，所述低频电流控制型环形振荡器由至少5个结构相同的电流控制型反相器相连构成，所述电流控制型反相器包括：第一场效应管、第二场效应管、第三场效应管和第四场效应管，具体的：

所述第一场效应管的栅极与第一偏置电压电源连接，所述第一场效应管的源级与供电电源连接，所述第一场效应管的漏级与所述第二场效应管的源级连接，所述第二场效应管的漏级与所述第三场效应管的漏级连接，所述第二场效应管的栅极与所述第三场效应管的栅极连接，所述第三场效应管的源级与所述第四场效应管的漏级连接，所述第四场效应管的栅极与第二偏置电压电源连接，所述第四场效应管的源级接地，所述电流控制型反相器的输出端为所述第二场效应管的漏级，所述电流控制型反相器的输入端为所述第二场效应管的栅极；

所述电流控制型反相器的输出端作为下一级所述电流控制型反相器的输入端；

所述低频电流控制型环形振荡器的输出端为最后一级所述电流控制型反相器的输出端，并且与第一级所述电流控制型反相器的输入端连接。

进一步地，所述第一场效应管和所述第二场效应管均为p型场效应管，所述第三场效应管和所述第四场效应管均为n型场效应管。

进一步地，所述高频耦合环形振荡器由8个反相器构成，分别是：第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器，具体为：

所述第一反相器的输出端分别与所述第二反相器的输入端、所述第六反相器的输入端连接，所述第二反相器的输出端与所述第三反相器的输入端、所述第七反相器的输入端连接，所述第七反相器的输出端与所述第一反相器的输入端连接，所述第六反相器的输出端、所述第三反相器的输出端均与所述第四反相器的输入端连接，所述第四反相器的输出端分别与所述第八反相器的输入端、所述第一反相器的输入端连接，所述第八反相器的输出端与所述第三反相器的输入端连接，所述第六反相器的输出端与第五反相器的输入端连接，所述第五反相器的输出端与所述第六反相器的输入端连接。

进一步地，所述第一高频信号和所述第二高频信号的相位延迟为180度。

进一步地，所述多级异或链电路包括：输入电路和多个单级异或电路，所述输入电路包括第一d触发器，多个所述单级异或电路分别包括：一个异或门电路和一个时钟信号d触发器，且所述时钟信号d触发器的输出端与所述异或门电路的第一输入端连接，所述异或门电路的第二输入端均作为当前所述单级异或电路的输入端，所述异或门电路的输出端均作为当前所述单级异或电路的输出端；

所述低频电流控制型环形振荡器的输出端分别与所述第一d触发器的时钟信号输入端、多个所述时钟信号d触发器的时钟信号输入端连接；所述第一d触发器的输出端与第一所述单级异或电路的输入端连接，当前所述单级异或电路的输出端依次与下一个所述单级异或电路的输入端连接，最后一个所述单级异或电路的输出端作为所述多级异或链电路的输出端，用于输出真随机数比特流。

第二方面，本发明还提供一种真随机数发生器的设备，利用如第一方面任一项所述的一种真随机数发生器的电路生成真随机数。

本发明的有益效果是：

本发明的真随机数发生器的电路，包括：熵提取电路和后处理电路，其中熵提取电路生成原始比特流发送给后处理电路，后处理电路输出真随机数比特流，熵提取电路包括：低频电流控制型环形振荡器和高频耦合环形振荡器，低频电流控制型环形振荡器生成时钟信号发送给熵提取第一d触发器和熵提取第二d触发器，高频耦合环形振荡器生成第一高频信号发送给熵提取第一d触发器，以及生成第二高频信号发送给熵提取第二d触发器，熵提取第一d触发器和熵提取第二d触发器的输出作为异或门的输入，异或门输出原始比特流，并且时钟信号作为熵源，后处理电路为多级异或链电路。本发明通过使用耦合环形振荡器的对称输出作为高频振荡信号，提高了低频振荡信号的噪声提取效率，从真随机数发生器整体来看，对称采样降低了对后处理电路的需求，实现了减少电路资源消耗，降低实现难度，同时满足生成速率和功耗要求的真随机数发生器的电路。

附图说明

图1是本发明中真随机数发生器一具体实施例的电路结构框图；

图2是本发明中真随机数发生器一具体实施例的具体电路图；

图3是本发明中真随机数发生器一具体实施例的低频电流控制型环形振荡器具体电路图；

图4是本发明中真随机数发生器一具体实施例的高频耦合环形振荡器具体电路图；

图5是本发明中真随机数发生器一具体实施例的多级异或链电路具体电路图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

实施例一：

本发明实施例一提供一种真随机数发生器的电路，图1为本发明实施例提供的真随机数发生器的电路结构框图，如图1所示，包括：熵提取电路和后处理电路，熵提取电路生成原始比特流发送给后处理电路，后处理电路输出真随机数比特流。

具体的，熵提取电路主要负责将电路中的随机抖动转化为变化的电平信号，后处理电路在此基础上将变化的电平信号再转化成比特流，并同时减少由工艺误差、闪烁噪声以及非随机抖动等非随机因素引入的周期性。

如图2所示，为本实施例中真随机数发生器的具体电路图，具体的，包括：熵提取电路、延时单元和后处理电路，其中，后处理电路为多级异或链电路30。

熵提取电路包括：低频电流控制型环形振荡器10、高频耦合环形振荡器11、熵提取第一d触发器12、熵提取第二d触发器13和异或门电路，低频电流控制型环形振荡器10生成时钟信号发送给熵提取第一d触发器12和熵提取第二d触发器13，高频耦合环形振荡器11生成第一高频信号发送给熵提取第一d触发器12，以及生成第二高频信号发送给熵提取第二d触发器13，熵提取第一d触发器12和熵提取第二d触发器13的输出作为熵提取异或门电路14的输入，熵提取异或门电路14输出原始比特流，本实施例中，时钟信号作为熵源，并输入延时单元20，延时单元20的输出和原始比特流同时作为多级异或链电路30的输入，第一高频信号和第二高频信号的相位延迟为180度。

本实施例中，熵源是低频电流控制型环形振荡器10生成的时钟信号，而非高频耦合环形振荡器11生成的两路高频信号，区别于现有技术中采用两路信号作为熵源的思路，另外，本实施例中，将生成的时钟信号发送至后处理电路的目的，是为了保证输出比特的一致性。举个例子，t1时钟到来，第一高频信号进入熵提取第一d触发器12并依次通过后续电路，紧接着t2时钟到来，第二高频信号进入熵提取第二d触发器13并依次通过后续电路，由于多级异或链电路需要对原始比特流的相邻位比特进行异或，曹昂而造成延时，为了保证在t1、t2时钟的周期下，第一高频信号和第二高频信号经过触发器及后处理电路出来的信号能够正常输出，需要通过延时单元20将时钟信号送至后处理电路，保证后处理电路在相同的频率下正常工作。

参照图2，本实施例的工作原理如下：在熵提取电路中，低频电流控制型环形振荡器10产生时钟信号直接接入熵提取第一d触发器12和熵提取第二d触发器13，同时经过延时单元20接入多级异或链电路30，高频耦合环形振荡器11产生第一高频信号和成第二高频信号，这两个信号具有相同的振荡频率和180度的相位差，通过熵提取第一d触发器12和熵提取第二d触发器13实现常规采样，并将随机抖动转化为周期不定的高低电平，同时熵提取异或门电路14将输入的两个触发器的输出进行异或操作，消除低频信号和高频信号的周期相关性，输出原始比特流，原始比特流经过多级异或链电路30后获得具有随机性的输出比特流。

本实施例将熵提取电路内部的常规单采样修改为对称采样，对称采样的本质是通过单一信号采样具有180°相位差的两个同频率信号，采样结果在理论上通过异或门的输出为固定高电平(因为两个被采样信号反相，一个采样结果为1，另一个一定为0)，用于消除非随机因素引起的周期性，降低了熵提取过程对振荡器频率变化的敏感性，减少了真随机数发生器对后处理电路的要求。

以下对本实施例的熵提取电路和后处理电路中具体部件做进一步描述，另外，本实施例对普通的非门反相器、d触发器、异或门这些基本模块没有性能及功能方面的要求，故不详细说明其具体结构。

如图3所示，为本实施例中低频电流控制型环形振荡器具体电路图，从图中可见，低频电流控制型环形振荡器10由至少5级结构相同的电流控制型反相器相连构成，电流控制型反相器101包括：第一场效应管1011、第二场效应管1012、第三场效应管1013和第四场效应管1014，在一种具体实施方式中，第一场效应管1011和第二场效应管1012为p型场效应管，第三场效应管1013和第四场效应管1014为n型场效应管，其连接关系如下所述：

第一场效应管1011的栅极与第一偏置电压电源(记为vbiasp)连接，第一场效应管1011的源级与供电电源(记为vdd)连接，第一场效应管1011的漏级与第二场效应管1012的源级连接，第二场效应管1012的漏级与第三场效应管1013的漏级连接，第二场效应管1012的栅极与第三场效应管1013的栅极连接，第三场效应管1013的源级与第四场效应管1014的漏级连接，第四场效应管1014的栅极与第二偏置电压电源(记为vbiasn)连接，第四场效应管1014的源级接地，电流控制型反相器101的输出端为第二场效应管1012的漏级，电流控制型反相器101的输入端为第二场效应管1012的栅极。

并且，电流控制型反相器101的输出端作为下一级电流控制型反相器的输入端，如图中所示，电流控制型反相器101的输出端与电流控制型反相器102的输入端连接，电流控制型反相器102的输出端与电流控制型反相器103的输入端连接…以此类推，最后一级电流控制型反相器(即电流控制型反相器105)的输出端，作为低频电流控制型环形振荡器10的输出端，与第一级电流控制型反相器(即电流控制型反相器101)的输入端连接。

通常为了获得较低的振荡频率需要消耗较多的电路资源，例如功耗和芯片面积等，因此若采用普通环形振荡器，为了获得低频信号通常需要较多的反相器进行级联，这将消耗较多的电路资源。而采用电流控制型反相器进行级联，可以通过控制电流源管栅极电压控制通过电流控制型反相器的电流从而控制振荡频率，可以减少芯片面积，而且，低频振荡信号采样高频振荡信号的实现方案是以振荡信号的随机抖动作为熵源，该抖动与流过晶体管电流成反比例关系，而电流控制型反相器相比一般反相器电流更小，能够表现出更大的随机抖动。

参照图3，本实施例中，低频电流控制型环形振荡器10对比一般环形振荡器，区别在于：通过第一偏置电压电源和第二偏置电压电源减少流经下一级电流控制型反相器的电流，进而实现在电流控制型反相器级数较少的情况达到下较低的振荡频率，而振荡器的随机抖动与流经电流控制型反相器的电流及振荡器的频率均成反比例关系，故低频电流控制型环形振荡器10对比一般环形振荡器，既减少了消耗的电路资源，又增大了随机抖动。

如图4所示，为本实施例中高频耦合环形振荡器具体电路图。从图中可见，高频耦合环形振荡器11由8个非门反相器构成，分别是：第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器，具体连接关系为：

第一反相器1101的输出端分别与第二反相器的1102输入端、第六反相器1106的输入端连接，第二反相器1102的输出端与第三反相器1103的输入端、第七反相器1107的输入端连接，第七反相器1107的输出端与第一反相器1101的输入端连接，第六反相器1106的输出端、第三反相器1103的输出端均与第四反相器1104的输入端连接，第四反相器1104的输出端分别与第八反相器1108的输入端、第一反相器1101的输入端连接，第八反相器1108的输出端与第三反相器1103的输入端连接，第六反相器1106的输出端与第五反相器1105的输入端连接，第五反相器1105的输出端与第六反相器1106的输入端连接。

参照图4，高频耦合环形振荡器11对比一般环形振荡器，区别在于高频耦合环形振荡器能够在s1、s2、s3、s4四个节点输出频率相同具有90度的相位差的四个信号，分别为：0度、90度、180度、270度，根据电路结构可知，s3信号比s1信号延迟180度，s4信号比s2信号延迟180度。

一般来说，两个振荡器之间固有的频率约束会在输出比特流引入周期性，而消除周期性的代价是需要更复杂的后处理电路，而若只有单低频信号采样单高频信号，输出比特流又容易受两个信号之间的周期干扰，表现为输出比特流具有一定程度的可预测性。

因此本实施例采用单低频信号采样双高频信号的对称采样方案，由于两个高频信号相位相差180度，相互对称，两路采样结果经过异或逻辑后即可有效消除低高频信号之间的周期干扰。具体是，随机选取一组频率相同相位差180度的信号，例如(s1,s3)或(s2,s4)，作为第一高频信号和第二高频信号，其相位延迟为180，即可实现对称采样。

本实施例，与常规单一低频振荡信号采样单一高频信号作为熵提取对比来说，将熵提取电路内部的常规单采样修改为对称采样，以消除普通的单通道振荡器采样方案对输出序列带来的固有周期性，降低了熵提取过程对振荡器频率变化的敏感性，减少了真随机数发生器对后处理电路的要求，提高了低频振荡信号的噪声提取效率。

如图5所示，为本实施例中多级异或链电路具体电路图，从图中可见，多级异或链电路30包括：输入电路和多个单级异或电路，输入电路包括第一d触发器3011，多个单级异或电路分别包括：一个异或门电路和一个时钟信号d触发器，且时钟信号d触发器的输出端与异或门电路的第一输入端连接，异或门电路的第二输入端均作为当前单级异或电路的输入端，异或门电路的输出端均作为当前单级异或电路的输出端；

低频电流控制型环形振荡器的输出端(即时钟信号)分别与第一d触发器3011的时钟信号输入端、多个时钟信号d触发器的时钟信号输入端连接；第一d触发器3011的输出端与第一个单级异或电路3021的输入端连接，当前单级异或电路的输出端依次与下一个单级异或电路的输入端连接，最后一个单级异或电路3022的输出端作为多级异或链电路30的输出端，用于输出真随机数比特流。

在一种实施方式中，选择两个单级异或电路作为后处理电路。

具体实施时，可根据实际需要，在此基础上增加单级异或电路构成更长的多级异或链电路，采用多级异或链电路对原始比特流的相邻比特进行异或处理，能够在不影响熵源的情况下，调节原始比特流因非随机因素引起的统计学不均匀，同样用于消除非随机因素引起的周期性。本实施例中，多级异或链电路30实现简单，能够在不影响熵的情况下有效改善比特流的统计特性。

本实施例中，从真随机数发生器整体来看，对称采样了减少真随机数发生器对后处理电路的需求，不需要过多考虑低频信号和高频信号之间的频率约束，即可实现真随机数发生器，换言之，对称采样不仅降低了整体电路的设计难度、而且没有额外消耗更多的电路资源，同时在生成速率、功耗等方面能达到现有的平均水平。

另外，本发明还提供一种真随机数发生器的设备，利用如实施例一任一项所述的一种真随机数发生器的电路生成真随机数。

本发明通过使用耦合环形振荡器的对称输出作为高频振荡信号，提高了低频振荡信号的噪声提取效率，从真随机数发生器整体来看，对称采样降低了对后处理电路的需求，实现了减少电路资源消耗，降低实现难度，同时满足生成速率和功耗要求的真随机数发生器的电路。

以上各实施例仅用以说明本发明的技术方案，而非对其限制，尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。