兼容可控硅调光线性恒流LED驱动电路的制作方法

本发明涉及一种兼容可控硅调光线性恒流led驱动电路,尤其涉及一种线性架构的兼容可控硅调光线性恒流led驱动电路。

背景技术：

可控硅调光自60年代开始出现，在近半个世纪以来一直主宰着整个照明调光领域，其以高兼容性，低成本，小体积，操作简便等优点深得消费者青睐。然而，现有技术中传统家用双向可控硅(triac)调光器仅适合调节白炽灯和卤素灯这类电阻性负载，当用其对普通led驱动负载调光时会产生闪烁的问题，更不能实现宽范围的调光控制。

请参阅图1，图1为现有的可控硅调光线性恒流led驱动电路的结构示意图。如图所示，该电路与可控硅调光器10连接，主要包括电流泄放模块11和开环恒流控制模块12。由于采用开环恒流控制模块12，使得在输入电压变化的情况下，输出电流的线性调整率较差。该电路为了防止可控硅调光器10在调节led灯输出电流的过程中出现闪灯现象，采用了简单的电流泄放模块11，即全程都有泄放电流存在，使得系统功耗明显增加，降低了效率。

因此，如何提供一种能解决频闪问题，并可改善泄放电流控制方式以及减少外部组件成本的兼容可控硅调光线性恒流led驱动电路，即为各家业者亟待解决的课题。

技术实现要素：

鉴于现有技术的种种缺失，本发明的主要目的，即在于提供一种能解决频闪问题，并可改善泄放电流控制方式以及减少外部组件成本的兼容可控硅调光线性恒流led驱动电路。

为了达到上述目的及其他目的，本发明提供一种兼容可控硅调光线性恒流led驱动电路，包括整流模块、输出模块、闭环恒流控制模块、母线电压采样与电流泄放模块以及电压信号转换模块。

整流模块与一可控硅调光器连接，可控硅调光器又与一交流信号源连接，可控硅调光器用以接受一交流信号并将其斩波后，发送斩波信号，整流模块用以接受斩波信号并将其整流后，发送母线电压信号；输出模块与整流模块连接；闭环恒流控制模块与输出模块连接，闭环恒流控制模块与输出模块形成闭环恒流输出环路；母线电压采样与电流泄放模块与整流模块及输出模块连接，用以接受母线电压信号并将其转换后，发送母线采样信号；以及电压信号转换模块与母线电压采样与电流泄放模块及闭环恒流控制模块连接，用以接受母线采样信号并将其转换后，发送恒流参考信号，其中，闭环恒流控制模块还用以接受恒流参考信号，并依据恒流参考信号发送输出电流。

在一实施例中，输出模块包括led灯串、输出电容以及防倒灌二极管，led灯串与防倒灌二极管连接，输出电容与led灯串并联。

在一实施例中，母线电压采样与电流泄放模块包括：母线电压采样电路，用以接受母线电压信号并将其转换后，发送母线采样信号；第一电流转换电路，用以接受母线采样信号并将其转换后，发送第一母线采样电流信号；第二电流转换电路，用以接受一第一基准电压信号并将其转换后，发送第一基准电流信号；第一电流镜像转换电路，用以接受第一母线采样电流信号以及第一基准电流信号，并将其分别转换为第二母线采样电流信号以及第二基准电流信号；以及电流泄放电路，用以接受并比较第二母线采样电流信号以及第二基准电流信号，以判断可控硅调光器是否导通，若是，则产生擎住电流信号。

在一实施例中，母线电压采样电路包括依序连接的njfet管、第一电阻以及第二电阻。

在一实施例中，第一电流转换电路包括依序连接的第一pmos管、第一nmos管、第三电阻，还包括第一运算放大器，第一运算放大器的负极输入端与第一nmos管的源极、第三电阻的一端相连，第一运算放大器的输出端与第一nmos管的栅极相连，以及第一pmos管的栅极与漏极短接并与第一nmos管的漏极相连。

在一实施例中，第二电流转换电路包括依序连接的第二pmos管、第二nmos管、第四电阻，还包括第二运算放大器，第二运算放大器的负极输入端与第二nmos管的源极、第四电阻的一端相连，以及第二运算放大器的输出端与第二nmos管的栅极相连，以及第二pmos管的栅极与漏极短接并与第二nmos管的漏极相连。

在一实施例中，电压信号转换模块包括：信号转换电路，用以接受并比较母线采样信号以及一第二基准电压信号，以产生包含可控硅调光器导通占空比信息的母线方波信号；脉冲产生电路，用以产生充放电脉冲信号；充放电控制电路，用以接受母线方波信号以及充放电脉冲信号，并用以采用脉冲电流充放电的方式以及根据母线方波信号以产生充电控制信号和放电控制信号；以及参考电压调节电路，用以接受充电控制信号和放电控制信号，并根据充电控制信号和放电控制信号产生恒流参考信号。

在一实施例中，信号转换电路包括比较器。

在一实施例中，脉冲产生电路包括依序连接的振荡器、分频器以及单稳态触发器。

在一实施例中，充放电控制电路包括第一开关、第二开关以及反相器，第一开关及第二开关的输入端相连接，母线方波信号控制第一开关以及通过反相器控制第二开关，以及第一开关的输出端输出充电控制信号，第二开关的输出端输出放电控制信号。

在一实施例中，参考电压调节电路包括第三开关、第四开关、第五电阻以及第一电容，第一电容一端接地、另一端与第五电阻连接，第五电阻的另一端与第三开关以及第四开关连接，第三开关另一端与一第三参考电压连接，以及第四开关的另一端接地。

在一实施例中，闭环恒流控制模块包括电流采样电路，电流采样电路包括nmos采样管以及相连接的采样电阻，用以反映输出电流大小；高端电流检测电路，用以检测采样电阻两端的压降，并输出采样信号；第三电流转换电路，用以接受采样信号并将其转换后，发送第一采样电流信号；第四电流转换电路，用以接受恒流参考信号并将其转换后，发送第一恒流参考电流信号；第二电流镜像转换电路，用以接受第一采样电流信号以及第一恒流参考电流信号，并将其分别转换为第二采样电流信号以及第二恒流参考电流信号；以及恒流控制电路，用以接受第二采样电流信号以及第二恒流参考电流信号，并依据第二采样电流信号以及第二恒流参考电流信号发送及调整输出电流。

在一实施例中，第三电流转换电路包括依序连接的第三pmos管、第三nmos管、第六电阻，还包括第三运算放大器，第三运算放大器的负极输入端与第三nmos管的源极、第六电阻的一端相连，以及第三运算放大器的输出端与第三nmos管的栅极相连。

在一实施例中，第四电流转换电路包括依序连接的第四pmos管、第四nmos管、第七电阻，还包括第四运算放大器，第四运算放大器的负极输入端与第四nmos管的源极、第七电阻的一端相连，以及第四运算放大器的输出端与第四nmos管的栅极相连。

在一实施例中，高端电流检测电路包括差分运算放大器、第八电阻、第九电阻、第十电阻、第十一电阻，其中，第八电阻与第九电阻相连并形成第一节点，第八电阻与采样电阻相连并形成第二节点，第十电阻与采样电阻相连并形成第三节点，第十电阻与第十一电阻相连并形成第四节点，第一节点作为差分运算放大器的正相输入端，第四节点作为差分运算放大器的负相输入端，差分运算放大器的输出端与第十一电阻的另一端相连并形成第五节点。

相较于现有技术，本发明的兼容可控硅调光线性恒流led驱动电路藉由母线电压采样与电流泄放模块所控制电流泄放方式，可以有效的减小系统泄放电流的持续时间，从而提高系统效率。电压信号转换模块采用脉冲电流充放电的方式，可在芯片上集成充放电的电容，减少芯片外围元器件，降低系统成本。闭环恒流控制模块与输出模块形成闭环恒流输出环路，实现输出电流环路负反馈的控制方式，得到优异的线性调整率和负载调整率。此外,本发明的兼容可控硅调光线性恒流led驱动电路可显着降低电流应力，提高可靠性，充分克服了现有技术中所具有的问题。

附图说明

图1为现有的可控硅调光线性恒流led驱动电路的电路结构示意图。

图2为本发明第一实施例的可控硅调光线性恒流led驱动电路的电路结构示意图。

图3为本发明第二实施例的母线电压采样与电流泄放模块的电路结构示意图。

图4为本发明第三实施例的母线电压采样与电流泄放模块的电路结构示意图。

图5为本发明第四实施例的电压信号转换模块的电路结构示意图。

图6为本发明第五实施例的电压信号转换模块的电路结构示意图。

图7为本发明第六实施例的电压信号转换模块的关键波形示意图。

图8为本发明第七实施例的闭环恒流控制模块的电路结构示意图。

图9为本发明第八实施例的闭环恒流控制模块的电路结构示意图。

图10为本发明第九实施例的led驱动电路与现有技术led驱动电路的输出电流峰值对比示意图。

图11为本发明第十实施例的高端电流检测电路的电路结构示意图。

符号说明

10可控硅调光器

11电流泄放模块

12开环恒流控制模块

20整流模块

21输出模块

22闭环恒流控制模块

23母线电压采样与电流泄放模块

230母线电压采样电路

231第一电流转换电路

232第二电流转换电路

233第一电流镜像转换电路

234电流泄放电路

24电压信号转换模块

240信号转换电路

241脉冲产生电路

2410振荡器

2411分频器

2412单稳态触发器

242充放电控制电路

243参考电压调节电路

c1电容

cout电容

cmp1比较器

d1二极管

m1～m14晶体管

m20～m30晶体管

op12～op32运算放大器

r1～r14电阻

rcs采样电阻

s1～s6开关

inv反向器

具体实施方式

以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可藉由其他不同的具体实施例加以施行或应用。

请参阅图2，图2为本发明第一实施例的可控硅调光线性恒流led驱动电路的电路结构示意图。如图所示，本发明提供一种兼容可控硅调光线性恒流led驱动电路，包括整流模块20、输出模块21、闭环恒流控制模块22、母线电压采样与电流泄放模块23以及电压信号转换模块24。

整流模块20与一可控硅调光器10连接，可控硅调光器10又与一交流信号源ac连接，可控硅调光器10用以接受一交流信号并将其斩波后，发送斩波信号，整流模块20用以接受斩波信号并将其整流后，发送母线电压信号vbus。输出模块21与整流模块20连接。闭环恒流控制模块22与输出模块21连接，闭环恒流控制模块22与输出模块21形成闭环恒流输出环路。母线电压采样与电流泄放模块23与整流模块20及输出模块21连接，用以接受母线电压信号vbus并将其转换后，发送母线采样信号vbus_in。电压信号转换模块24与母线电压采样与电流泄放模块23及闭环恒流控制模块22连接，用以接受母线采样信号vbus_in并将其转换后，发送恒流参考信号，其中，闭环恒流控制模块22还用以接受恒流参考信号，并依据恒流参考信号发送输出电流。

母线电压采样与电流泄放模块23依据整流模块20发送的母线电压信号，产生母线采样信号以控制电流泄放，可以有效的减小系统泄放电流的持续时间，从而提高系统效率。电压信号转换模块24依据母线采样信号并采用脉冲电流充放电的方式，可在芯片上集成充放电的电容，减少芯片外围元器件，降低系统成本。闭环恒流控制模块22与输出模块21形成闭环恒流输出环路，实现输出电流环路负反馈的控制方式，得到优异的线性调整率和负载调整率。

在一实施例中，输出模块21包括led灯串leds、输出电容cout以及防倒灌二极管d1，led灯串leds与防倒灌二极管d1连接，输出电容cout与led灯串leds并联。

请参阅图3，图3为本发明第二实施例的母线电压采样与电流泄放模块的电路结构示意图。在一实施例中，母线电压采样与电流泄放模块23包括母线电压采样电路230、第一电流转换电路231、第二电流转换电路232、第一电流镜像转换电路233以及电流泄放电路234。

母线电压采样电路230用以接受母线电压信号vbus并将其调整为更低电压值的母线采样信号vbus_in。第一电流转换电路231用以接受母线采样信号vbus_in并将其由电压信号转换为电流信号，也就是第一母线采样电流信号i1。第二电流转换电路232用以接受一第一基准电压信号vref1并将其由电压信号转换为电流信号，也就是第一基准电流信号i2。第一电流镜像转换电路233用以接受第一母线采样电流信号i1以及第一基准电流信号i2，并将第一母线采样电流信号i1转换为第二母线采样电流信号i1’，以及将第一基准电流信号i2转换为第二基准电流信号i2’。电流泄放电路234用以接受并比较第二母线采样电流信号i1’以及第二基准电流信号i2’，以判断可控硅调光器10是否导通，若是，则在检测到可控硅调光器10导通的瞬间，产生几十ma级大电流来满足可控硅调光器10导通瞬间所需的擎住电流。

请参阅图4，图4为本发明第三实施例的母线电压采样与电流泄放模块的电路结构示意图。在一实施例中，母线电压采样电路230包括依序连接的njfet管njfet、第一电阻r1以及第二电阻r2。

在一实施例中，第一电流转换电路231包括依序连接的第一pmos管m6、第一nmos管m4、第三电阻r3，还包括第一运算放大器op21，第一运算放大器op21的负极输入端与第一nmos管m4的源极、第三电阻r3的一端相连，第一运算放大器op21的输出端与第一nmos管m4的栅极相连，以及第一pmos管m6的栅极与漏极短接并与第一nmos管m4的漏极相连。

在一实施例中，第二电流转换电路232包括依序连接的第二pmos管m7、第二nmos管m5、第四电阻r4，还包括第二运算放大器op22，第二运算放大器op22的负极输入端与第二nmos管m5的源极、第四电阻r4的一端相连，第二运算放大器op22的输出端与第二nmos管m4的栅极相连，以及第二pmos管m7的栅极与漏极短接并与第二nmos管m5的漏极相连。

流经第一pmos管m6的电流为i1，流经第二pmos管m7的电流为i2。

pmos管m9的栅极与第二pmos管m7的栅极相连于节点vbias12，形成镜像电流对管结构，pmos管m9的源极与电源相连，pmos管m9的漏极与nmos管m10的漏极相连，nmos管m10的漏极和栅极相连，并与nmos管m11的栅极相连。pmos管m8的栅极与第一pmos管m6的栅极相连于节点vbias11，形成镜像电流对管结构，pmos管m8的源极与电源相连，pmos管m8的漏极与nmos管m11的漏极相连，并与nmos管m2的漏极相连。同时，nmos管m2的漏极与nmos管m2的栅极相连，并与nmos管m3的栅极相连。nmos管m2和nmos管m3形成镜像电流对管结构，nmos管m3的宽长比可以为nmos管m2的n倍，这个n倍可以调节。nmos管m3的漏极与nmos管m1的源极相连，nmos管m1的漏极接母线电压信号vbus信号，nmos管m1的栅极接一基准电压vbias1。nmos管m3的漏极与一固定恒流源i3相连。流经nmos管m1的电流为ibus。

母线电压信号vbus经由母线电压采样电路230中的高压hvnjfet和第一电阻r1、第二电阻r2分压后，得到更低电压值的母线采样信号vbus_in。母线采样信号vbus_in电压通过第一电流转换电路231中的第一运算放大器op21、第一nmos管m4、第三电阻r3、第一pmos管m6，转变为母线采样电流信号i1。

当电流信号i1’大于电流信号i2’时，nmos管m2有电流流过，电流值im2＝i1’-i2’。

流经nmos管m3的电流值为im2＝n*im2＝n*(i1’-i2’)。

最终，流经nmos管m1的电流值为ibus＝n*(i1’-i2’)+i3。

市电经过全桥整流后得到母线电压信号vbus电压，母线电压采样与电流泄放模块23通过hvnjfet管采样母线电压信号vbus电压信号。hvnjfet的输出信号由电阻r1和r2分压后得到母线采样信号vbus_in，母线采样信号vbus_in输入第一电流转换电路231产生一路电流i1。同时，基准电压vref1输入第二电流转换电路232输出另一路电流i2。图4中，电阻r3与r4电阻值相当。当母线采样信号vbus_in小于基准电压vref1时，表示可控硅调光器10没有导通。此时，电流i1小于电流i2，流过nmos输出功率管m1的电流仅为i3。电流i3的作用为维持可控硅调光器10的泄放电流，固定可控硅调光器10的导通角，使得led灯在triac控制下不会出现闪灯现象。当母线采样信号vbus_in大于基准电压vref1时，表示可控硅调光器10已导通，电流i1大于电流i2。

电流ibus的作用为满足可控硅调光器10在开启瞬间所需的擎住电流。

请参阅图5，图5为本发明第四实施例的电压信号转换模块的电路结构示意图。在一实施例中，电压信号转换模块24包括信号转换电路240、脉冲产生电路241、充放电控制电路242以及参考电压调节电路243。

信号转换电路240用以接受并比较母线采样信号vbus_in以及一第二基准电压信号vref2，以产生包含可控硅调光器10导通占空比信息的母线方波信号vbus_pwm。脉冲产生电路241用以产生充放电脉冲信号vs1。充放电控制电路242用以接受母线方波信号vbus_pwm以及充放电脉冲信号vs1，并用以采用脉冲电流充放电的方式以及根据母线方波信号vbus_pwm以产生充电控制信号vs1a和放电控制信号vs1b。参考电压调节电路243用以接受充电控制信号vs1a和放电控制信号vs1b，并根据充电控制信号vs1a和放电控制信号vs1b产生恒流参考信号vout_cc。同时，通过设置用于控制充放电时序的充放电脉冲vs1的占空比，可在芯片上集成充放电的电容，减少芯片外围元器件，降低系统成本。

请参阅图6，图6为本发明第五实施例的电压信号转换模块的电路结构示意图。在一实施例中，信号转换电路240包括比较器cmp1。

在一实施例中，脉冲产生电路241包括依序连接的振荡器2410、分频器2411及单稳态触发器2412

在一实施例中，充放电控制电路242包括第一开关s5、第二开关s6以及反相器inv，第一开关s5及第二开关s6的输入端相连接，母线方波信号vbus_pwm控制第一开关s5以及通过反相器inv控制第二开关s6。

在一实施例中，参考电压调节电路243包括第三开关s3、第四开关s4、第五电阻r5以及第一电容c1，第一电容c1一端接地、另一端与第五电阻r5连接，第五电阻r5的另一端与第三开关s3以及第四开关s4连接，第三开关s3另一端与一第三参考电压vref3连接，以及第四开关s4的另一端接地。

在一实施例中，第一开关s5的输出端输出充电控制信号vs1a控制第三开关s3的导通或关断，第二开关s6的输出端输出放电控制信号vs1b控制第四开关s4的导通或关断。

母线采样信号vbus_in通过信号转换电路240与基准电压vref2做比较，得到含有可控硅调光器10导通占空比信息的母线方波信号vbus_pwm。振荡器2410产生的时钟信号osc通过分频器2411再经过单触发电路2412后，得到充放电脉冲信号vs1。充放电脉冲的时间可以设定为分频器2411输出振荡周期的千分之一，这样可以显着的减小实际充放电的时间。母线方波信号vbus_pwm信号与充放电脉冲信号vs1，经过充放电控制电路242产生实际控制开关的充电控制信号vs1a和放电控制信号vs1b。本电路的功能是，通过调整充放电脉冲信号vs1的占空比，显着减小实际充放电的时间，在芯片可集成的100pf级电容上实现对周期为10ms级信号包络信息的存储。

请进一步参阅图7，图7为本发明第六实施例的电压信号转换模块的关键波形示意图。当母线方波信号vbus_pwm为“1”，则vbus_pwm-为“0”，开关s5导通，开关s6关断；当母线方波信号vbus_pwm为“0”，则vbus_pwm-为“1”，开关s6导通，开关s5关断。

当开关s5导通，开关s6关断时，充电控制信号vs1a为“1”，放电控制信号vs1b为“0”，则开关s3导通，开关s4关断，参考电压vref3通过开关s3和电阻r5给电容c1充电；当开关s6导通，开关s5关断时，放电控制信号vs1b为“1”，充电控制信号vs1a为“0”，则开关s4导通，开关s3关断，恒流参考电压vout_cc通过开关s4和电阻r5给电容c1放电。

举例说明，市电工频输入条件下，10ms周期的pwm信号转换为稳定电压信号电路需要uf级以上的电容。如果将此电路直接用coms工艺来集成是无法实现的。主要原因：1.目前常规的cmos工艺的单位面积容值约为2ff/um2，考虑到芯片的成本和常规封装塑封体的空间，芯片片上电容的容值一般很难超过100pf。2.mos工艺的器件漏电一般为na数量级，考虑到cmos工艺的波动和充放电流的一致性，充放电流一般不低于20na。因此，由下式可以得出一个周期电容上电压的波动。

那么，市电50hz输入条件下，10ms周期内用于稳定系统环路的电容上有2v电压的波动，是不适合用于恒流控制环路，否则环路无法实现稳定高精度的恒流控制。

请参阅图8及图9，图8为本发明第七实施例的闭环恒流控制模块的电路结构示意图，以及图9为本发明第八实施例的闭环恒流控制模块的电路结构示意图。在一实施例中，闭环恒流控制模块22包括电流采样电路220、高端电流检测电路221、第三电流转换电路222、第四电流转换电路223、第二电流镜像转换电路224以及恒流控制电路225。

在一实施例中，电流采样电路220包括nmos采样管m14以及相连接的采样电阻rcs，用以反映输出电流大小。高端电流检测电路221用以检测采样电阻rcs两端的压降，并输出采样信号vcs。第三电流转换电路222用以接受采样信号vcs并将其转换后，发送第一采样电流信号i4。第四电流转换电路223用以接受恒流参考信号vout_cc并将其转换后，发送第一恒流参考电流信号i5。第二电流镜像转换电路224用以接受第一采样电流信号i4以及第一恒流参考电流信号i5，并将第一采样电流信号i4转换为第二采样电流信号i4’，以及将第一恒流参考电流信号i5转换为第二恒流参考电流信号i5’。恒流控制电路225用以接受第二采样电流信号i4’以及第二恒流参考电流信号i5’，并依据第二采样电流信号i4’以及第二恒流参考电流信号i5’发送及调整输出电流。

在一实施例中，第三电流转换电路222包括依序连接的第三pmos管m27、第三nmos管m25、第六电阻r6，还包括第三运算放大器op32，第三运算放大器op32的负极输入端与第三nmos管m25的源极、第六电阻r6的一端相连，第三运算放大器op32的输出端与第三nmos管m25的栅极相连，以及第三pmos管m27的栅极与漏极短接并与第三nmos管m25的漏极相连。

在一实施例中，第四电流转换电路223包括依序连接的第四pmos管m26、第四nmos管m24、第七电阻r7，还包括第四运算放大器op31，第四运算放大器op31的负极输入端与第四nmos管m24的源极、第七电阻r7的一端相连，第四运算放大器op31的输出端与第四nmos管m24的栅极相连，以及第四pmos管m26的栅极与漏极短接并与第四nmos管m24的漏极相连。

在一实施例中，nmos采样管m14和采样电阻rcs两端的压降vcs形成电流采样电路34，可以反映输出电流大小。通过高端电流检测电路35检测采样电阻rcs两端的压降，并输出采样信号vcs。在整个市电工频周期内对采样电流信号i4’与恒流参考电流信号i5’的差值进行采样积分，并将积分的值存储于电容ccomp上。根据电容ccomp上电压值vcomp的大小，调整nmos输出功率管m13栅极驱动电压vgate的大小。当整个周期内输出电流的有效值增加，超过设定输出电流阈值时，整个周期内采样电流信号i4’与恒流参考电流信号i5’的差值的积分均值将减小，电容ccomp上电压值vcomp随之降低，进而降低nmos输出功率管m13栅极驱动电压vgate。最终形成负反馈环路，减小整个周期内输出电流的有效值，实现系统恒流的目标。

在一实施例中，运算放大器op31的正极输入端与恒流参考电压vout_cc相连，运算放大器op31的负极输入端与nmos管m24的源极、电阻r7的一端相连，运算放大器op31的输出端与nmos管m24的栅极相连，nmos管m24的漏极与pmos管m26的源极相连，pmos管m26的栅极与漏极短接于节点vbias21。pmos管m26的源极与电源相连，电阻r7的另一端与地相连。

在一实施例中，运算放大器op32的正极输入端与采样信号vcs相连，运算放大器op32的负极输入端与nmos管m25的源极、电阻r6的一端相连，运算放大器op32的输出端与nmos管m25的栅极相连，nmos管m25的漏极与pmos管m27的源极相连，pmos管m27的栅极与漏极短接于节点vbias22。pmos管m27的源极与电源相连，电阻r6的另一端与地相连。

流经pmos管m26的电流为i5，流经pmos管m27的电流为i4。

在一实施例中，pmos管m29的栅极与pmos管m26的栅极相连于节点vbias22，形成镜像电流对管结构，pmos管m29的源极与电源相连，pmos管m29的漏极与nmos管m20的漏极相连，nmos管m20的漏极和栅极相连，并与nmos管m21的栅极相连。pmos管m28的栅极与pmos管m27的栅极相连于节点vbias21，形成镜像电流对管结构，pmos管m28的源极与电源相连，pmos管m28的漏极与nmos管m21的漏极相连，并与电容ccomp的一端以及电阻r8的一端相连于节点vcomp。电阻r8的另一端与电阻r9的一端以及pmos管m12的栅极相连于节点va。电容ccomp的另一端与地相连，电阻r9的另一端与地相连。pmos管m12的源极与pmos管m30的漏极相连，并与nmos管m13的栅极和nmos管m14的栅极相连于节点vgate。pmos管m12的漏极与地相连，nmos管m13的源极与地相连。nmos管m13的漏极与电阻rcs、led灯串阴极相连于节点vledn。nmos管m14的漏极与电阻rcs相连于节点vb。电阻rcs两端电压节点vledn和vb，通过高端电流检测电路221得到采样信号vcs。

闭环恒流控制模块22主要实现系统闭环恒流功能，使得系统具有良好的输入电压调整率和输出负载调整率。

请参阅图10，图10为本发明第九实施例的led驱动电路与现有技术led驱动电路的输出电流峰值对比示意图。如图所示，本发明的兼容可控硅调光线性恒流led驱动电路的输出电流峰值较低，而现有技术的led驱动电路的输出电流峰值较高。由此可知，本发明提供的闭环恒流控制模块22可显着降低输出电流峰值，降低电流应力，提高系统可靠性。

请参阅图11，图11为本发明第十实施例的高端电流检测电路的电路结构示意图。在一实施例中，高端电流检测电路221包括差分运算放大器op12、第八电阻r11、第九电阻r12、第十电阻r13、第十一电阻r14，其中，第八电阻r11与第九电阻r12相连并形成第一节点vp，第八电阻r11与采样电阻rcs相连并形成第二节点vledn，第十电阻r13与采样电阻rcs相连并形成第三节点vb，第十电阻r13与第十一电阻r14相连并形成第四节点vn，第一节点vp作为差分运算放大器op12的正相输入端，第四节点vn作为差分运算放大器op12的负相输入端，差分运算放大器op12的输出端与第十一电阻r14的另一端相连并形成第五节点vcs1。

由运算放大器特性可知，

即

vcs＝vledn-vb＝ics*rcs

综上所述，本发明的兼容可控硅调光线性恒流led驱动电路藉由母线电压采样与电流泄放模块所控制电流泄放方式，可以有效的减小系统泄放电流的持续时间，从而提高系统效率。电压信号转换模块采用脉冲电流充放电的方式，可在芯片上集成充放电的电容，减少芯片外围元器件，降低系统成本。闭环恒流控制模块与输出模块形成闭环恒流输出环路，实现输出电流环路负反馈的控制方式，得到优异的线性调整率和负载调整率。此外，本发明的兼容可控硅调光线性恒流led驱动电路可显着降低电流应力，提高可靠性，充分克服了现有技术中所具有的问题。

藉由以上较佳具体实施例的描述，本领域具有通常知识者当可更加清楚本发明的特征与精神，惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，任何对上述实施例进行的修改及变化仍不脱离本发明的精神，且本发明的权利范围应如权利要求书所列。