一种数字差分电荷-数字转换器的制作方法

本实用新型涉及一种数字差分电荷-数字转换器，集成电路技术领域。

背景技术：

随着电子信息技术的快速发展，人类已经进入信息时代，而获取信息的最重要的技术就是传感技术，目前传感技术已经渗透到军用、民用的各个领域。电容式传感器是一种重要的传感器，可以用来检测位置、压力、速度等各种物理量，并将其转化为电容的变化。传统的电容式传感器采用电荷分享和电荷转移技术，将电容转化为电压，然后通过放大器以及模数转换器等模拟电路，将电压信号转化数字信号。这种解决方案由于采用了复杂的模拟电路，功耗比较大，电路的响应时间比较长，而生物医疗、物联网及可穿戴设备等领域要求传感器具有低功耗和快速响应的特性，导致传统的电容式传感器无法应用于这些领域。

技术实现要素：

为解决上述技术问题，本实用新型提供了一种数字差分电荷-数字转换器，该数字差分电荷-数字转换器

本实用新型通过以下技术方案得以实现。

本实用新型提供的一种数字差分电荷-数字转换器，包括依次连接的差分电容传感电路、延时电路、比较电路、计数触发电路；差分电容传感器检测外界信号，并将其转化成电容的差动变化；延时电路对触发器的输出信号进行延时；比较器比较三路延时输出电压；计数触发电路计数，并输出与电容大小成比例关系的数字量，同时产生触发信号作为延时电路的输入信号。

所述差分电容传感电路为两个电容传感器以差动形式连接，形成两路输出。

所述延时电路由三路以反相器构成的延时支路构成，三路延时支路以触发器的输出电压作为共同输入信号，其中两路分别接入差分电容传感器的两路输出信号构成对比支路输出，另外一路接入参考电压构成参考支路输出。

所述比较电路由两个比较器组成，两个比较器均接入参考支路输出作为一路输入，并分别接入两路对比支路输出中的一路输出信号作为另一路输入，两个比较器的输出作为比较电路的两路输出。

所述计数触发电路包含计数器和触发器，比较电路的两路输出信号接入至计数器，计数器分三路输出，其中两路分别输出比较电路两路输出信号的计数值，另一路接至触发器输出控制信号；触发器根据控制信号产生触发信号并以该触发信号作为延时电路的输入信号。

所述比较器均在对比支路输出电压高于参考支路输出电压时产生高电平输出。

所述计数器在输入信号为高电平时进行计数，在输入信号为低电平时停止计数并输出计数值，两路输出信号独立计数，并在任一路输入信号为高电平时均向触发器输出启动触发的控制电平。

本实用新型的有益效果在于：可直接将电容值转换为数字信号，不需要传统电容传感器解决方案中的adc等模块，极大地降低了电容传感器的功耗，减少了响应时间，可以广泛应用于生物医疗、物联网及可穿戴设备等领域

附图说明

图1是本实用新型的连接示意图；

图2是本实用新型使用时的工作时序图。

具体实施方式

下面进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。

如图1所示的一种数字差分电荷-数字转换器，包括依次连接的差分电容传感电路、延时电路、比较电路、计数触发电路；差分电容传感器检测外界信号，并将其转化成电容的差动变化；延时电路对触发器的输出信号进行延时；比较器比较三路延时输出电压；计数触发电路计数，并输出与电容大小成比例关系的数字量，同时产生触发信号作为延时电路的输入信号。

所述差分电容传感电路为两个电容传感器以差动形式连接，形成两路输出。

所述延时电路由三路以反相器构成的延时支路构成，三路延时支路以触发器的输出电压作为共同输入信号，其中两路分别接入差分电容传感器的两路输出信号构成对比支路输出，另外一路接入参考电压构成参考支路输出。

所述比较电路由两个比较器组成，两个比较器均接入参考支路输出作为一路输入，并分别接入两路对比支路输出中的一路输出信号作为另一路输入，两个比较器的输出作为比较电路的两路输出。

所述计数触发电路包含计数器和触发器，比较电路的两路输出信号接入至计数器，计数器分三路输出，其中两路分别输出比较电路两路输出信号的计数值，另一路接至触发器输出控制信号；触发器根据控制信号产生触发信号并以该触发信号作为延时电路的输入信号。

所述比较器均在对比支路输出电压高于参考支路输出电压时产生高电平输出。

所述计数器在输入信号为高电平时进行计数，在输入信号为低电平时停止计数并输出计数值，两路输出信号独立计数，并在任一路输入信号为高电平时均向触发器输出启动触发的控制电平。

具体而言，差分电容传感电路由检测电容csense1和csense2串联组成，差分结构有利于提高检测灵敏度；检测外界信号时，电容csense1和csense2呈差动变化，例如电容csense1的电容值增大δc，则电容csense2的电容值减小δc；检测电容csense1和csense2的公共端与共模电平vcm连接，另一端分别通过开关s1、s2连接到参考电压vrefh。比较器用来比较测试组延时电路的输出电压v1、v2与参考组延时电路的输出电压v0；当电压v1、v2小于v0，说明测试电容csense1、csense2的上电压vsense1、vsense2已经由vrefh较到vrefl，测试周期完成。

计数器用来计数，并输出代表测试电容大小的数字信号。电压v1小于v0时，计数器一直进行计数直至v1小于v0，此时电容csense1的测试完成，并输出代表其电容值大小的数字信号；同样v2小于v0时，计数器也一直进行计数直至v2小于v0，此时电容csense2的测试完成，并输出代表其电容值大小的数字信号。电容csense1、csense2的测试同时进行，只有两个电容的测试都完成后，整个差动电容的测试才结束。

本实用新型的工作时序如图2所示，以电容csense1增大、电容csense2减小为例说明：t0时刻检测周期开始，开关s1、s2闭合，参考电压vrefh对节点vsense1和vsense2充电，t1时刻节点vsense1和vsense2的电压达到vrefh，开关s1、s2断开。t2时刻触发器产生第一个触发信号，作为三路反相器延时电路的输入，中间作为参考的延时电路的电源电压恒为vrefl(vrefl<vrefh)，故v0(1)的延时时间较长，电容csense1的电容值较大，其储存的电荷较多，v1(1)的延时最短，v2(1)次之，经过比较器比较，有v1(1)>v0(1)，v2(1)>v0(1)，则计数器计数加1，同时通知触发器继续产生触发信号，进行下一个信号周期的比较。触发信号每通过一次延时电路，电容csense1和csense2上储存的电荷都会减少，vsense1和vsense2逐渐减小，导致触发信号经过上路和下路延时电路的延时逐渐增大，且csense1>csense2，vsense2减小得更快，因此下路延时电路的延时增加的幅度更大。在t3时刻，下路延时电路的输出v2(t3)的延时已经大于中间参考延时电路的输出信号v0(t3)，此时有v2(1)<v0(1)，计数器停止对下路延时电路的计数，并输出计数值dout2，由于v1(1)>v0(1)，计数器仍对上路延时电路计数，触发器继续产生触发信号。t4时刻上路延时电路得延时大于参考电路得延时，v1(1)<v0(1)，计数器停止对上路延时电路的计数，输出计数值dout1，通知触发器停止产生信号，完成电容csense1和csense2的测量。计数器输出的计数值dout1和dout2与测试电容csense1和csense2的电容值成正比，通过dout1和dout2可以得到电容csense1和csense2的电容值。