用于对时钟信号进行升频的方法和时钟电路与流程

本公开总体而言涉及用于对时钟信号进行升频的方法和时钟电路，更具体而言，涉及用于对比特币矿机内的芯片的时钟信号进行升频的方法和时钟电路。

背景技术：

比特币是一种p2p(peer-to-peer)形式的虚拟加密数字货币，其概念最初由中本聪在2008年11月1日提出，并于2009年1月3日正式诞生。比特币的独特之处在于，它不依靠特定货币机构发行，而是依据特定算法通过大量运算来产生。比特币交易使用整个p2p网络中众多节点构成的分布式数据库来确认并记录所有的交易行为，并使用密码学设计来确保安全性。

通常使用比特币矿机(简称为矿机)来进行比特币挖矿。对于矿机而言，在矿机启动时，通常会对矿机内的芯片(具体而言，其时钟信号)以较小的频率间隔逐步递增升频，使得矿机内的温度逐步缓慢上升，以避免矿机在潮湿的环境中快速发热膨胀导致芯片损坏，同时也让矿机运行更稳定。

矿机内的芯片的时钟通常由时钟模块(例如锁相环(pll)或者锁频环(fll)等的形式)提供。时钟模块通常由振荡器和分频器级联组成，其中振荡器产生的时钟经由分频器分频后给芯片使用。也就是说，为了获得需要的频率，需要配置时钟模块(例如其振荡器和分频器)，以提供期望频率的时钟信号。

在矿机逐步升频的过程中，需要不断地配置时钟模块(例如其振荡器和分频器)，以提供期望的递增频率的时钟信号。然而，当频率递增的时候，在对时钟模块(例如其振荡器和分频器)进行配置时，由于诸如时钟模块中包括的子电路的稳定时间不同等原因，在输出稳定的期望时钟信号之前，将会出现异常的中间频率，从而使得频率产生突变。这样异常的时钟频率突变会让矿机变得不稳定，影响甚至破坏矿机内的芯片的电路。

因此，存在对改进的用于对时钟信号进行升频的方法和时钟电路的需求。

技术实现要素：

根据本公开的第一方面，提供了一种用于对时钟信号进行升频的方法，包括：采用第一时钟模块向芯片提供第一频率的时钟信号；接收将所述第一频率的时钟信号升频到第二频率的时钟信号的指令；响应于接收到所述指令，使得第二时钟模块输出所述第二频率的时钟信号；以及在所述第二时钟模块输出所述第二频率的时钟信号之后，采用所述第二时钟模块代替所述第一时钟模块向所述芯片提供所述第二频率的时钟信号。

根据本公开的第二方面，提供了一种用于对时钟信号进行升频的方法，包括：采用第一时钟模块向芯片提供第一频率的时钟信号；接收将所述第一频率的时钟信号升频到第二频率的时钟信号的指令；响应于接收到所述指令，使得所述第二时钟模块输出第一频率的时钟信号，并代替所述第一时钟模块向所述芯片提供所述第一频率的时钟信号；使得所述第一时钟模块输出第二频率的时钟信号；以及在所述第一时钟模块输出所述第二频率的时钟信号之后，采用所述第一时钟模块向所述芯片提供所述第二频率的时钟信号。

根据本公开的第三方面，提供了一种时钟电路，包括：第一时钟模块和第二时钟模块，被配置为输出指定频率的时钟信号；切换模块，被配置为执行所述第一时钟模块和所述第二时钟模块之间的切换；以及配置模块，被配置为：采用所述第一时钟模块向芯片提供第一频率的时钟信号；接收将所述第一频率的时钟信号升频到第二频率的时钟信号的指令；响应于接收到所述指令，使得所述第二时钟模块输出所述第二频率的时钟信号；以及在所述第二时钟模块输出所述第二频率的时钟信号之后，采用所述第二时钟模块代替所述第一时钟模块向所述芯片提供所述第二频率的时钟信号。

根据本公开的第四方面，提供了一种时钟电路，包括：第一时钟模块和第二时钟模块，被配置为输出指定频率的时钟信号；切换模块，被配置为执行所述第一时钟模块和所述第二时钟模块之间的切换；以及配置模块被配置为：采用所述第一时钟模块向芯片提供第一频率的时钟信号；接收将所述第一频率的时钟信号升频到第二频率的时钟信号的指令；响应于接收到所述指令，采用所述第二时钟模块代替所述第一时钟模块向所述芯片提供所述第一频率的时钟信号；使得所述第一时钟模块输出第二频率的时钟信号；以及在所述第一时钟模块输出所述第二频率的时钟信号之后，采用所述第一时钟模块向所述芯片提供所述第二频率的时钟信号。

根据本公开的第五方面，提供了一种用于执行比特币挖矿算法的装置，包括如以上所述的时钟电路。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示出了根据至少一个实施例的用于对时钟信号进行升频的方法的流程图。

图2示出了根据至少一个另一实施例的用于对时钟信号进行升频的方法的流程图。

图3示出了根据本公开的至少一个实施例的时钟电路的框图。

图4是根据本公开的至少一个实施例的执行比特币挖矿算法的装置的示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的用于实现散列算法的电路和方法是以示例性的方式示出，来说明本公开中的电路或方法的不同实施例，而并非意图限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本发明的示例性方式，而不是穷尽的方式。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

图1示出了根据至少一个实施例的用于对时钟信号进行升频的方法的流程图100。

如图1所示，在步骤s101处，采用第一时钟模块向芯片提供第一频率的时钟信号。芯片例如可以是比特币矿机的芯片。芯片例如可以包括接收时钟信号进行操作的任何电路。

在一个示例中，第一时钟模块包括第一振荡器和对第一振荡器的输出进行分频的第一分频器。第一时钟模块的第一振荡器和第一分频器例如可以形成为锁相环(pll)或者锁频环(fll)的形式。第一时钟模块例如可以被配置为在第一振荡器工作在其最佳频率范围的情况下输出第一频率的时钟信号。最佳频率范围指的是振荡器的性能较好的频率范围。最佳频率范围通常是振荡器特定的。

在一个具体示例中，第一振荡器的最佳频率范围例如为1.2ghz和2.4ghz之间，而第一频率例如为300mhz。为了实现300mhz的第一频率，可以按照以下方式来配置第一时钟模块的第一振荡器和第一分频器：第一振荡器在2400mhz的频率下工作，第一分频器配置为8分频，由此可以得到第一频率为2400mhz/8＝300mhz。

在步骤s103处，接收从第一频率的时钟信号升频到第二频率的时钟信号的指令。

在一个具体示例中，第一频率例如可以为以上所述的300mhz，而第二频率例如可以为301mhz。在该具体示例中，升频的步长为1mhz。然而，本领域技术人员可以根据需要设置第二频率与第一频率之间的差(即升频的步长)，本公开对此不做限制。

在步骤s105处，响应于接收到指令，使得第二时钟模块输出第二频率的时钟信号。该步骤例如包括对第二时钟模块(例如其组成构件)进行配置，使得第二时钟模块输出第二频率的时钟信号。

在一个示例中，第二时钟模块和/或其组成构件的结构和/或性能与第一时钟模块相同或者类似。然而本领域人员可以理解，第二时钟模块与第一时钟模块可以不同，本公开对此不做限制。为描述方便起见，以下假定第二时钟模块与第一时钟模块相同或者类似。

在一个示例中，第二时钟模块包括第二振荡器和对第二振荡器的输出进行分频的第二分频器。第二时钟模块的第二振荡器和第二分频器可以例如形成为锁相环(pll)或者锁频环(fll)的形式。第二时钟模块例如被配置为在第二振荡器工作在其最佳频率范围的情况下提供第二频率的时钟信号。最佳频率范围指的是振荡器的性能较好的频率范围。最佳频率范围通常是振荡器特定的。

根据本公开的一个具体示例，假定与第一时钟模块的第一振荡器类似，第二时钟模块的第二振荡器的最佳频率范围例如在1.2ghz和2.4ghz之间。当时钟信号的频率由第一频率300mhz上升到第二频率301mhz时，为了使第二时钟模块在第二振荡器工作在最佳频率范围内的情况下提供第二频率的时钟信号，可以如下配置第二时钟模块：第二振荡器配置为在1204mhz下工作，同时第二分频器配置为4分频，由此可以得到第二频率1204/4＝301mhz。

在步骤s107处，在第二时钟模块输出第二频率的时钟信号之后，采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号。例如，在第二时钟模块提供频率稳定的时钟信号(即稳定处于第二频率的时钟信号)之后，采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号。

如果在升频过程中仍然采用第一时钟模块来向芯片提供第二频率的时钟信号，则由于第一时钟模块中的各子电路(例如第一振荡器和第一分频器等)在从接收到对第一时钟模块进行配置的指令(例如升频的指令)到使得指令被实际实现(即获得稳定的目标频率)的响应时间(或者稳定时间)不同，在升频过程中会出现目标频率之外的中间频率。这种中间频率(或者说异常的时钟突变)会影响甚至破坏芯片中的电路的性能。

而根据本公开的至少一个实施例，在接收到时钟信号从第一频率升频到第二频率的升频指令之后，不是将当前正在用来提供第一频率的时钟信号的第一时钟模块的频率配置为第二频率，而是将当前未用来向芯片提供第一频率的时钟信号的第二时钟模块的频率配置为第二频率(例如升频操作)，并且在第二时钟模块输出第二频率的时钟信号之后(例如升频完成并输出稳定时钟信号之后)，采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号。这样，从使用时钟信号的芯片看来，在升频过程中，实现的是从第一频率的时钟信号到第二时钟频率的时钟信号的跳变，而没有中间频率，从而避免影响甚至破坏芯片中的电路的性能。

根据一个具体示例，如果在从300mhz升到301mhz的升频过程中仍然采用第一时钟模块来向芯片提供第二频率的时钟信号，则会发生如下情况：第一时钟模块的第一振荡器(通常由模拟电路实现)在一段时间内相对缓慢地从2400mhz调节到1204mhz，调整的范围比较大，调整时间比较长，而第一分频器(通常由数字电路实现)会即时从8分频变为4分频，这样得到的频率就是由600mhz(2400mhz/4)相对缓慢地调节到301mhz(1204mhz/4)。从整个升频过程来看，期望得到的是从300mhz到301mhz的平滑过度，然而实际得到的是从300mhz到600mhz再到301mhz的频率跳变。这种中间频率(或者说异常的时钟突变)会影响甚至破坏芯片中的电路的性能。

根据本公开的至少一个实施例，在接收到时钟信号从300mhz配置为301mhz的升频指令之后，不是将当前正在用来向芯片提供第一频率的时钟信号的第一时钟模块的频率从300mhz配置为301mhz，而是将当前未用来向芯片提供第一频率的时钟信号的第二时钟模块的频率配置为301mhz，并且在第二时钟模块输出第二频率(即301mhz)的时钟信号之后，采用第二时钟模块代替第一时钟模块向芯片提供第二频率(即301mhz)的时钟信号。因此，从使用时钟信号的芯片看来，在升频过程中，发生的是时钟信号的频率从300mhz跳变到301mhz，而不会出现中间频率，从而降低了芯片性能不稳定甚至损坏的可能性。

可以通过各种方式来确定第二时钟模块输出第二频率的时钟信号例如，通过检测第二时钟模块的频率锁定的状态寄存器，检测为频率锁定之后，采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号，即执行从第一时钟模块到第二时钟模块的切换。或者，可以设置定时器并且在定时器到期之后，采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号，即执行从第一时钟模块到第二时钟模块的切换。或者，可以对第二时钟模块输出的时钟信号进行检测，并且在确定第二时钟模块输出的时钟信号为第二频率的时钟信号的情况下，采用第二时钟模块代替第一时钟模块来提供第二频率的时钟信号。

在一个示例中，方法100还可以包括：在采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号之后，使得第一时钟模块输出第二频率的时钟信号；以及在第一时钟模块输出第二频率的时钟信号之后，采用第一时钟模块代替第二时钟模块向芯片提供第二频率的时钟信号。

例如，在第一时钟模块的性能优于第二时钟模块的情况下，期望的是在升频结束之后，仍然使用第一时钟模块来提供时钟信号。在这种情况下，在采用第二时钟模块向芯片提供第二频率的时钟信号(例如301mhz的时钟信号)之后，可以将第一时钟模块配置为提供第二频率的时钟信号，并且在第一时钟模块输出第二频率的时钟信号之后，将芯片的时钟由第二时钟模块切回到第一时钟模块。例如，在第一时钟模块输出频率稳定的时钟信号(即稳定处于第二频率的时钟信号)之后，将芯片的时钟由第二时钟模块切回到第一时钟模块。

时钟模块的性能指标主要是指时钟的精度，包含时钟频率的抖动要最小，时钟的半周期要达到50％左右的占空比，即一个时钟周期分为高低脉冲，每个脉冲宽度一样，要各占一半等。时钟模块的性能指标还可以包括功耗。另外，本领域技术人员将理解，即使设计相同的两个时钟模块，在同一芯片中，由于采用的器件不是同一个(即由于同一芯片上的器件性能之间的差异)，也可能会有性能差异，即存在优劣之分。

与以上关于确定第二时钟模块输出第二频率的时钟信号所描述的类似，可以通过各种方式来确定第一时钟模块输出第二频率的时钟信号。

在实际升频操作过程中，需要进行逐步的升频。例如，在从300mh升频到301mhz之后，需要继续进行升频操作。

在一个示例中，方法100还可以包括：接收将时钟信号从第二频率的时钟信号升频到第三频率的时钟信号的第二指令；响应于接收到第二指令，使得当前(提供第二频率的)时钟模块之外的时钟模块如第一时钟模块或第二时钟模块输出第三频率的时钟信号；以及在该模块输出第三频率的时钟信号之后，采用该时钟模块代替当前时钟模块向芯片提供第三频率的时钟信号。例如，由第二时钟模块提供第二频率时，在第一时钟模块输出频率稳定的时钟信号(即稳定处于第三频率的时钟信号)之后，采用第一时钟模块代替第二时钟模块向芯片提供第三频率的时钟信号；由第一时钟模块提供第二频率时，在第二时钟模块输出具有稳定的第三频率的时钟信号之后，采用第二时钟模块代替第一时钟模块向芯片提供第三频率的时钟信号。后续升频过程依次类推，不再赘述。

与以上描述类似，可以通过各种方式来确定第一时钟模块输出第三频率的时钟信号(例如，完成升频操作)。

通过利用本公开实施例的时钟信号的升频方法，实现了在升频过程中，第一时钟模块和第二时钟模块互为备份，避免了中间频率的出现，从而降低了芯片的性能不稳定甚至被损坏的可能性。

图2是示出了根据至少一个另一实施例的用于对时钟信号进行升频的方法200的流程图。

与方法100的步骤s101类似，在步骤s201处，采用第一时钟模块向芯片提供第一频率的时钟信号。

与方法100的步骤s103类似，在步骤s203处，接收将第一频率的时钟信号升频到第二频率的时钟信号的指令。

由于方法200的步骤s201和s203与方法100的步骤s101和s103类似，以上对步骤s101和s103的描述同样适用于步骤s201和s203，因此在此不再对步骤s201和s203进行详细描述。

在步骤s205处，响应于接收到指令，使得第二时钟模块输出第一频率的时钟信号，并代替第一时钟模块向芯片提供第一频率的时钟信号。例如，如果在接收到指令时第二时钟模块输出的时钟信号不是第一频率的时钟信号，则对第二时钟模块(例如其组成构件)进行配置，使得第二时钟模块输出第一频率的时钟信号。

在步骤s207处，使得第一时钟模块输出第二频率的时钟信号。该步骤例如包括对第一时钟模块(例如其组成构件)进行配置，使得第一时钟模块输出第二频率的时钟信号。

在步骤s209处，在第一时钟模块输出第二频率的时钟信号之后，采用第一时钟模块向芯片提供第二频率的时钟信号。例如，在第一时钟模块输出频率稳定的时钟信号(即稳定处于第二频率的时钟信号)之后，采用第一时钟模块向芯片提供第二频率的时钟信号。

与以上描述类似，可以通过各种方式来确定第一时钟模块输出第二频率的时钟信号(例如，完成升频操作)。

根据本公开的这一实施例，在升频过程中，首先从由第一时钟模块向芯片提供第一频率的时钟信号切换到由第二时钟模块向芯片提供第一频率的时钟信号，接着对第一时钟模块进行配置(例如升频操作)，在第一时钟模块输出第二频率的时钟信号之后(即升频操作完成并输出稳定时钟信号之后)，切换回第一时钟模块，从而采用第一时钟模块向芯片提供第二频率的时钟信号。因此，从使用时钟信号的芯片看来，在升频过程中，发生的是从第一频率的时钟信号到第二频率的时钟信号的跳变，没有任何中间频率，从而降低了芯片性能不稳定或者甚至损坏的可能性。

此外，本公开的这一实施例在第一时钟模块的性能优于第二时钟模块的性能的情况下尤其有用，因为仅采用第二时钟模块作为升频期间的临时时钟模块，而主要采用性能较好的第一时钟模块提供时钟模块，从而使得对芯片性能的影响较小。

图3示出了根据本公开的至少一个实施例的时钟电路300的框图。时钟电路300可以用于对芯片的时钟信号进行升频。

如图所示，时钟电路300包括：第一时钟模块301、第二时钟模块303、切换模块305以及配置模块307。

以上在描述方法100和200时对于第一时钟模块和第二时钟模块的描述同样适用于时钟电路300中的第一时钟模块301和第二时钟模块303，因此，在此不再对第一时钟模块301和第二时钟模块303进行重复描述。

在一个示例，第一时钟模块301和第二时钟模块303被配置为输出指定频率的时钟信号。

在一个示例中，第一时钟模块301包括第一振荡器和对第一振荡器的输出进行分频的第一分频器。第一时钟模块301被配置为在第一振荡器工作在其最佳频率范围的情况下提供指定频率的时钟信号。第一时钟模块301例如可以是芯片内特定的时钟模块或者芯片内任何空闲的时钟模块。

在一个示例中，第二时钟模块303包括第二振荡器和对第二振荡器的输出进行分频的第二分频器。第二时钟模块303被配置为在第二振荡器工作在其最佳频率范围的情况下提供指定频率的时钟信号。第二时钟模块303例如可以是芯片内其他特定的时钟模块或者芯片内其他空闲的时钟模块。

在一个示例中，切换模块305被配置为实现第一时钟模块301和第二时钟模块303之间的切换。

在一个示例中，配置模块307被配置为：采用第一时钟模块向芯片提供第一频率的时钟信号；接收将第一频率的时钟信号升频到第二频率的时钟信号的指令；响应于接收到指令，使得第二时钟模块输出第二频率的时钟信号；以及采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号。

例如，切换模块305和配置模块307之间进行协作，以实现第一时钟模块301和第二时钟模块303之间的实际切换，即实际使用第一时钟模块301或者第二时钟模块303向芯片提供指定频率的时钟信号。例如，响应于配置模块307采用第一时钟模块301向芯片提供第一频率的时钟信号(例如响应于来自配置模块307的信号)，切换模块305选择第一时钟模块301向芯片提供第一频率的时钟信号，并且响应于配置模块307采用第二时钟模块303代替第一时钟模块301向芯片提供第二频率的时钟信号(例如响应于来自配置模块307的信号)，切换模块305选择第二时钟模块303向芯片提供第二频率的时钟信号，反之亦然。这样，实现了第一时钟模块301和第二时钟模块303之前的实际切换。

在一个示例中，配置模块307还被配置为：在采用第二时钟模块代替第一时钟模块向芯片提供第二频率的时钟信号之后，使得第一时钟模块输出第二频率的时钟信号；以及在第一时钟模块输出第二频率的时钟信号之后，采用第一时钟模块代替第二时钟模块向芯片提供第二频率的时钟信号。

与以上描述类似，可以通过切换模块305和配置模块307之间的协作实现第一时钟模块301和第二时钟模块303之间的实际切换，在此不再进行重复描述。

在一个示例中，配置模块307还被配置为：响应于接收到将第二频率的时钟信号升频到第三频率的时钟信号的第二指令，使得当前(提供第二频率的)时钟模块之外是时钟模块如第一时钟模块或第二时钟模块输出第三频率的时钟信号；以及在该时钟模块输出第三频率的时钟信号之后，采用该时钟模块代替当前时钟模块向芯片提供第三频率的时钟信号。

与以上描述类似，可以通过切换模块305和配置模块307之间的协作实现第一时钟模块301和第二时钟模块303之间的实际切换，在此不再进行重复描述。

在以上描述中，配置模块307被描述为实现对第一时钟模块301和第二时钟模块303的配置(例如升频)以及对切换模块305的控制(例如通过向切换模块305发送信号)，而切换模块305被描述为执行第一时钟模块301和第二时钟模块303之间的实际切换，并且配置模块307和切换模块305被描述为分离的模块。然而，本领域技术人员可以理解，配置模块307和切换模块305可以由单个模块实现和/或被划分为更多个模块，只要其能够实现本公开的上述功能即可，本公开对此不做限制。

根据本公开的另一个实施例，与图3类似，根据该实施例的时钟电路包括第一时钟模块301、第二时钟模块303、切换模块305以及配置模块307(如图3所示)。然而，在该实施例中，配置模块307的操作与以上描述的配置模块的操作不同。

在一个示例中，配置模块307被配置为：采用第一时钟模块向芯片提供第一频率的时钟信号；接收将所述第一频率的时钟信号升频到第二频率的时钟信号的指令；响应于接收到指令，采用第二时钟模块代替第一时钟模块向芯片提供第一频率的时钟信号；使得第一时钟模块输出第二频率的时钟信号；以及采用第一时钟模块向芯片提供第二频率的时钟信号。

在一个示例中，第一时钟模块301包括第一振荡器和对第一振荡器的输出进行分频的第一分频器。第一时钟模块301被配置为在第一振荡器工作在其最佳频率范围的情况下提供指定频率的时钟信号。第一时钟模块301例如可以是芯片内特定的时钟模块或者芯片内任何空闲的时钟模块。

在一个示例中，第二时钟模块303包括第二振荡器和对第二振荡器的输出进行分频的第二分频器。第二时钟模块303被配置为在第二振荡器工作在其最佳频率范围的情况下提供指定频率的时钟信号。第二时钟模块303例如可以是芯片内其他特定的时钟模块或者芯片内其他空闲的时钟模块。

图4是根据本公开的至少一个实施例的用于执行比特币挖矿算法的装置400的示意图。装置400例如可以为用于执行比特币挖矿的矿机。

如图所示，装置400包括以上描述的时钟电路300以及从时钟电路300接收时钟信号clk以进行操作的多个电路。

如本领域人员将理解的，本文描述的模块(例如，时钟模块和切换模块以及配置模块)和电路(例如时钟电路300和图4中示出的多个电路)例如可以由专用集成电路或者fpga等实现，本公开对此不做限制。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。