极化码辅助联合帧同步方法、装置、电子设备及存储介质与流程

本发明涉及数字信号处理技术领域，尤其涉及一种极化码辅助联合帧同步方法、装置、电子设备及存储介质。

背景技术：

在数字通信系统中，由于噪声和干扰的影响，在帧同步码组中会出现误码情况，这样会发生漏同步问题；另外，由于信息码中也可能会出现与帧同步码组一样的码元组合，这样也就会产生假同步的问题。假同步和漏同步的存在，都会使帧同步系统出现不稳定和不可靠。

在实际应用中，为了实现通信的隐蔽性，常采用突发帧形式进行数据传输。在接收端，为了正确解析原始数据，帧同步过程为必不可少的重要环节。传统的帧同步方案通常采用相关检测法，即：在发送数据的帧结构中插入已知的barker序列或pn序列等同步序列；相应地，在接收端用相同同步序列与接收信号做滑动相关操作，并根据相关值的大小进行帧同步位置判决，进而实现帧同步过程。

然而，在较低信噪比(snr)情况下，为了实现较低的帧同步错误率，需要增加同步序列的长度。但是，增加同步序列的长度会导致同时增加同步算法的复杂度，并大大降低了频谱效率的缺陷。

技术实现要素：

本发明实施例提供一种极化码辅助联合帧同步方法、装置、电子设备及存储介质，用以解决现有技术中在较低信噪比情况下，为了实现较低的帧同步错误率，需要增加同步序列的长度而导致的增加了同步算法的复杂度的缺陷，实现频谱效率的提高。

本发明实施例提供一种极化码辅助联合帧同步方法，包括：

将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值；

基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值；

基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置。

根据本发明一个实施例的极化码辅助联合帧同步方法，所述将测试位置的第一位置信息输入至伪随机序列的相关器具体包括：

从解调软信息输出中提取预设第一起始编号到预设第一终止编号之间的信息作为第一位置信息；

将所述第一位置信息输入至伪随机序列的相关器；

其中，所述预设第一起始编号为所述测试位置的值，所述第一终止编号为所述测试位置的值与伪随机序列的长度值的和减去1。

根据本发明一个实施例的极化码辅助联合帧同步方法，所述将所述测试位置的第二位置信息输入至极化码的相关器具体包括：

从解调软信息输出中提取预设第二起始编号到预设第二终止编号之间的信息作为第二位置信息；

将所述第二位置信息输入至极化码的相关器；

其中，所述预设第二起始编号为所述测试位置的值与伪随机序列的长度值的和，所述预设第二终止编号为所述测试位置的值、伪随机序列的长度值和极化码的码字长度三者之和减去1。

根据本发明一个实施例的极化码辅助联合帧同步方法，所述基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值具体包括：

获取所述伪随机序列相关值对应的第一预设权重值，以及所述极化码相关值对应的第二预设权重值；

基于所述伪随机序列相关值、所述极化码相关值、所述第一预设权重值和所述第二预设权重值确定所述测试位置对应的联合相关值。

根据本发明一个实施例的极化码辅助联合帧同步方法，所述基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置具体包括：

判断所述测试位置的值的大小是否小于预设位置阈值；

若所述测试位置的值小于预设阈值，获取从初始位置到预设位置阈值之间所有的所述测试位置的值及其对应的联合相关值；

根据所有的所述测试位置的值及其对应的联合相关值获取帧同步位置。

根据本发明一个实施例的极化码辅助联合帧同步方法，所述获取从初始位置到预设位置阈值之间所有的所述测试位置的值及其对应的联合相关值具体包括：

将初始位置的所述测试位置的值依次加1直到所述测试位置的值等于预设位置阈值，获取从初始位置到预设位置阈值之间所有的所述测试位置的值；

根据从初始位置到预设位置阈值之间所有的所述测试位置的值，获取对应的联合相关值。

根据本发明一个实施例的极化码辅助联合帧同步方法，所述根据所有的所述测试位置的值及其对应的联合相关值获取帧同步位置具体包括：

获取所有的所述测试位置的值对应的联合相关值中的最大联合相关值；

计算所述最大联合相关值对应的测试位置的值作为帧同步位置。

本发明实施例还提供一种极化码辅助联合帧同步装置，包括：

相关值获取模块，用于将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值；

联合模块，用于基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值；

帧同步获取模块，用于基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置。

本发明实施例还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述极化码辅助联合帧同步方法的步骤。

本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述极化码辅助联合帧同步方法的步骤。

本发明实施例提供的极化码辅助联合帧同步方法、装置、电子设备及存储介质，通过基于测试位置的值和测试位置对应的联合相关值，获取帧同步位置，解决了现有技术中在较低信噪比情况下，为了实现较低的帧同步错误率，需要增加同步序列的长度而导致的增加了同步算法的复杂度的问题，并大大提高了频谱效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种极化码辅助联合帧同步方法的流程示意图；

图2是本发明实施例提供的一种极化码辅助联合帧同步装置的结构示意图；

图3是本发明实施例中极化码辅助联合帧同步装置的发端结构图；

图4是本发明实施例中极化码辅助联合帧同步装置的收端结构图；

图5是本发明实施例中极化码辅助联合帧同步方法的流程图；

图6是本发明实施例中极化码在不同帧同步方案下的帧同步错误率(fser)对比曲线图；

图7是本发明实施例中极化码在不同帧同步方案下的误比特率(ber)对比曲线图；

图8是本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明实施例提供的一种极化码辅助联合帧同步方法，如图1所示，该流程具体可以包括：

步骤101、将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值；

具体地，测试位置是指帧同步测试位置l(1≤l≤le)，第一位置信息和第二位置信息是从解调软输出信息r＝(r1,r2,...,rm)中提取出的。将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；其中，伪随机序列(pseudo—noisecode)以下简称为pn序列；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值其中，le为可能测试位置的最大值；m表示帧同步过程中收到的最大可能解调符号个数。

其中，第一位置信息为：其中，lpn为帧结构中pn序列的长度。第二位置信息为n为极化码的码字长度。测试位置对应的伪随机序列相关值(pn相关值)的获取需要基于帧同步测试位置l和rpn，伪随机序列相关值为测试位置对应的极化码相关值是基于帧同步测试位置l和rcd，极化码有关的相关值为

步骤102、基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值；

具体地，根据步骤一中获取的伪随机序列相关值和极化码相关值，构造生成测试位置对应的联合相关值。构造后的联合相关值为：构造联合相关值的公式为：α为权重系数，用于配置和在中的占用比例。

步骤103、基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置。

具体地，从测试位置初始化的值开始，获取测试位置对应的联合相关值。如果测试位置l小于le，将测试位置的值加1作为新的测试位置，并获取新的测试位置对应的联合相关值。直到l等于le，则根据测试位置的值以及所有测试位置对应的联合相关值生成帧同步位置。其中，帧同步位置的生成公式为：

如图5所示，本发明实施例提供的极化码辅助联合帧同步方法，通过基于测试位置的值和测试位置对应的联合相关值，获取帧同步位置，解决了现有技术中在较低信噪比情况下，为了实现较低的帧同步错误率，需要增加同步序列的长度而导致的增加了同步算法的复杂度的问题，并大大提高了频谱效率。

可选地，在上述各实施例的基础上，所述将测试位置的第一位置信息输入至伪随机序列的相关器具体包括：

从解调软信息输出中提取预设第一起始编号到预设第一终止编号之间的信息作为第一位置信息；

将所述第一位置信息输入至伪随机序列的相关器；

其中，所述预设第一起始编号为所述测试位置的值，所述第一终止编号为所述测试位置的值与伪随机序列的长度值的和减去1。

具体地，第一位置信息为：其中，lpn为帧结构中pn序列的长度。测试位置对应的伪随机序列相关值(pn相关值)的获取需要基于帧同步测试位置l和rpn，伪随机序列相关值为伪随机序列相关值的获取公式为：

其中，re{*}表示求复数的实部操作，pk表示帧结构中pn序列(p1,p2,...,plpn)中第k个元素。表示取pk复数共轭的操作。其中，lpn为帧结构中伪随机序列(pn序列)的长度值。

通过从解调软信息输出中提取预设第一起始编号到预设第一终止编号之间的信息作为第一位置信息，并将所述第一位置信息输入至伪随机序列的相关器，生成伪随机序列相关值，为进一步获取联合相关值创造了条件。

可选地，在上述各实施例的基础上，所述将所述测试位置的第二位置信息输入至极化码的相关器具体包括：

从解调软信息输出中提取预设第二起始编号到预设第二终止编号之间的信息作为第二位置信息；

将所述第二位置信息输入至极化码的相关器；

其中，所述预设第二起始编号为所述测试位置的值与伪随机序列的长度值的和，所述预设第二终止编号为所述测试位置的值、伪随机序列的长度值和极化码的码字长度三者之和减去1。

具体地，第二位置信息为n为极化码的码字长度。测试位置对应的极化码相关值是基于帧同步测试位置l和rcd，极化码相关值为极化码相关值的获取公式为：

其中，为第k个调制符号sk的期望值，具体计算方法如下：

首先，将rcd作为极化码译码算法的输入，并根据极化码的bp译码算法计算得出第k个码元比特的xk后验llr如下式所示：

其次，根据lpos(xk)计算计算过程如下：

基于bpsk调制方式，调制符号sk＝exp(j·0·π)的条件概率为：

pr{sk＝exp(j·0·π)|rcd(k)}＝pr{xk＝0|rcd(k)}；

进一步地，有下述等式成立，

pr{xk＝0|rcd(k)}+pr{xk＝1|rcd(k)}＝1；

结合上述公式可得：

同理，sk＝exp(j·1·π)的条件概率表示为：

结合上述公式可表示为：

其中，tanh(x)为双曲正切函数。为了减小计算复杂度，将tanh(x)用线性函数近似表示，这时可将化简为：

其中，κ为比例因子，th是比较阈值。因此，根据上述公式可以计算出调制符号sk的期望值

通过从解调软信息输出中提取预设第二起始编号到预设第二终止编号之间的信息作为第二位置信息，并将所述第二位置信息输入至极化码的相关器，生成极化码相关值，为进一步获取联合相关值创造了条件。

可选地，在上述各实施例的基础上，其特征在于，所述基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值具体包括：

获取所述伪随机序列相关值对应的第一预设权重值，以及所述极化码相关值对应的第二预设权重值；

基于所述伪随机序列相关值、所述极化码相关值、所述第一预设权重值和所述第二预设权重值确定所述测试位置对应的联合相关值。

具体地，联合相关值的构建是根据伪随机序列相关值对应的第一预设权重值和极化码相关值对应的第二预设权重值，并通过计算第一预设权重值和伪随机序列相关值的乘积与第二预设权重值和极化码相关值的乘积的和获取联合相关值。联合相关值的计算公式为：

其中，α为权重系数，用于配置和在中的占比例。

通过为伪随机序列相关值和极化码相关值分别预设对应的第一预设权重值和第二预设权重值，并根据伪随机序列相关值、极化码相关值、第一预设权重值和第二预设权重值确定测试位置对应的联合相关值，为进一步获取帧同步位置创造了条件。

可选地，在上述各实施例的基础上，所述基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置具体包括：

判断所述测试位置的值的大小是否小于预设位置阈值；

若所述测试位置的值小于预设阈值，获取从初始位置到预设位置阈值之间所有的所述测试位置的值及其对应的联合相关值；

根据所有的所述测试位置的值及其对应的联合相关值获取帧同步位置。

具体地，获取帧同步位置需要根据所有小于预设阈值的测试位置的值和测试位置的值对应的联合相关值，以le为预设位置阈值，则需要获取所有从初始位置(1)到le之间的所有的测试位置的值以及测试位置对应的联合相关值。最后可得从初始位置(1)到le之间测试位置对应的联合相关值的集合为获取帧同步位置的计算公式为：

通过根据所有的测试位置的值及其对应的联合相关值获取帧同步位置，解决了现有技术中在较低信噪比情况下，为了实现较低的帧同步错误率，需要增加同步序列的长度而导致的增加了同步算法的复杂度的问题，并大大提高了频谱效率。

可选地，在上述各实施例的基础上，所述获取从初始位置到预设位置阈值之间所有的所述测试位置的值及其对应的联合相关值具体包括：

将初始位置的所述测试位置的值依次加1直到所述测试位置的值等于预设位置阈值，获取从初始位置到预设位置阈值之间所有的所述测试位置的值；

根据从初始位置到预设位置阈值之间所有的所述测试位置的值，获取对应的联合相关值。

具体地，获取帧同步位置需要根据所有小于预设阈值的测试位置的值和测试位置的值对应的联合相关值，以le为预设位置阈值，则需要获取所有从初始位置(1)到le之间的所有的测试位置的值以及测试位置对应的联合相关值。最后可得从初始位置(1)到le之间测试位置对应的联合相关值的集合为从初始位置(1)到le之间的所有的测试位置的值是通过将初始位置(1)的所述测试位置的值依次加1直到所述测试位置的值等于预设位置阈值le，最后可以获取所有的从初始位置(1)到le之间测试位置对应的联合相关值的集合为

通过获取所有的从初始位置(1)到le之间测试位置对应的联合相关值的集合为为进一步获取联合相关值创造了条件。

可选地，在上述各实施例的基础上，所述根据所有的所述测试位置的值及其对应的联合相关值获取帧同步位置具体包括：

获取所有的所述测试位置的值对应的联合相关值中的最大联合相关值；

计算所述最大联合相关值对应的测试位置的值作为帧同步位置。

具体地，获取帧同步位置的方法是从所有的测试位置的值对应的联合相关值中筛选出最大联合相关值，并进一步地计算最大联合相关值对应的测试位置的值作为帧同步位置。获取帧同步位置的计算公式为：

通过从所有的测试位置的值对应的联合相关值中筛选出最大联合相关值，并进一步地计算最大联合相关值对应的测试位置的值作为帧同步位置，解决了现有技术中在较低信噪比情况下，为了实现较低的帧同步错误率，需要增加同步序列的长度而导致的增加了同步算法的复杂度的问题，并大大提高了频谱效率。

在本实施例中，对本发明所提极化码辅助联合帧同步方案进行montecarlo性能仿真。本仿真极化码辅助联合帧同步通信系统的发端结构图如图3，收端结构如图4所示。每次生成发端信号的过程如下：首先对原始信息序列通过(1024，512)的极化码进行编码生成码字数据，并通过pn序列生成器生成数据长度为31的pn序列。与此同时，通过冗余序列生成数据长度为64的冗余序列。接着，将该冗余序列选择一个随机长度l(l＜64)放置于突发帧的最前端，并将剩余冗余序列放置于突发帧的最后面，而中间部分则分别填充pn序列与极化码码字数据，通过该方式组帧后即得到完整的突发帧数据f＝(f1,f2,...,fm)。突发帧数据经过bpsk调制映射并awgn信道后得到接收端的输入信号r＝(r1,r2,...,rm)。在接收端通过如图2所示的信号处理流程得到帧同步的位置然后根据进行码字抽取和极化码bp译码，得到最终的译码结果通过统计10⁶次仿真结果，对本发明所提极化码辅助联合帧同步fser性能和整个系统的ber性能进行统计计算，仿真时极化码bp算法的迭代次数为5，权重系数α设为0.08。

基于上述仿真条件，得到本发明所提极化码辅助联合帧同步fser性能图如图6所示。为了便于比较，图中同样给出了传统pn码相关检测法的帧同步性能(pn码的长度为31)。由图容易看出，虽然传统pn码相关检测法和本发明所提极化码辅助联合帧同步法的fser性能均优于理想帧同步下的误帧率(fer)，但本发明所提极化码辅助联合帧同步法的同步性能明显优于传统pn码相关检测法。例如，在fser性能为3×10^-5处，极化码辅助联合帧同步法的fser性能优于传统pn码相关检测法约2db。由于两种方法均在pn序列长度为31的情况下进行仿真对比，所以，在频谱效率方面二者是一致的。因此，本发明所提极化码辅助联合帧同步法相比传统帧同步法具有更高的同步精度。另一方面，不难得出要想达到相同的同步性能，本发明所提极化码辅助联合帧同步法比传统pn码相关检测法所需的序列长度更短。因此，在频谱效率方面，本发明所提极化码辅助联合帧同步法同样更占优势。

图7给出了传统pn码相关检测法与本发明所提极化码辅助联合帧同步法下整个系统的ber性能曲线。由图可知，当仿真信噪比eb/n0小于2.5db时，两种帧同步方案下的ber性能基本一致，且均接近理想帧同步下的ber性能。然而，当eb/n0大于2.5db时，传统pn码相关检测法下的ber性能逐渐远离理想帧同步时的ber曲线，但本发明所提极化码辅助联合帧同步法下的ber性能仍然逼近理想帧同步时的ber曲线。因此，与传统pn码相关检测法相比，采用本发明所提极化码辅助联合帧同步法可获得更好的ber性能，进而提高了通信的可靠性。

综上，本实施例所提极化码辅助联合帧同步法具有通信可靠性高，帧同步性能好等特点。此外，在相同的同步性能下，该帧同步方法能能获得更高的频谱效率。因此，本发明所提一种高频谱效率的极化码辅助联合帧同步系统和方法在突发通信中具有广阔的应用前景。

以上所描述的高频谱效率的极化码辅助联合帧同步系统的主要内容，通过本发明实施例提供的系统结构，可以精确估计帧同步位置，实现低信噪比下高精度、高频谱效率的帧同步过程。在实际运用中，可以根据需要选择其中的部分或者全部模块来实现本实施例方案的目的。通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到极化码辅助联合帧同步系统的结构。

下面对本发明实施例提供的极化码辅助联合帧同步装置进行描述，下文描述的极化码辅助联合帧同步装置与上文描述的极化码辅助联合帧同步方法可相互对应参照。

图2是本发明实施例提供的一种极化码辅助联合帧同步装置的结构示意图，如图2所示，具体包括：相关值获取模块201，用于将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值；联合模块202，用于基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值；帧同步获取模块203，用于基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置。

具体地，相关值获取模块201，用于将从解调软输出信息r＝(r1,r2,...,rm)中提取出的测试位置的第一位置信息rpn输入至伪随机序列的相关器，获取伪随机序列相关值将所述测试位置的第二位置信息rcd输入至极化码的相关器，获取极化码相关值联合模块202，用于基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值帧同步获取模块203，用于基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置

本发明实施例提供的极化码辅助联合帧同步装置，通过相关值获取模块201获取伪随机序列相关值和极化码相关值；通过联合模块202构造测试位置对应的联合相关值；通过获取模块203基于测试位置的值和测试位置对应的联合相关值，获取帧同步位置。解决了现有技术中在较低信噪比情况下，为了实现较低的帧同步错误率，需要增加同步序列的长度而导致的增加了同步算法的复杂度的问题，并大大提高了频谱效率。

图8示例了一种电子设备的实体结构示意图，如图8所示，该电子设备可以包括：处理器(processor)810、通信接口(communicationsinterface)820、存储器(memory)830和通信总线840，其中，处理器810，通信接口820，存储器830通过通信总线840完成相互间的通信。处理器810可以调用存储器830中的逻辑指令，以执行极化码辅助联合帧同步方法，该方法包括：将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值；基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值；基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置。

此外，上述的存储器830中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明实施例还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的极化码辅助联合帧同步方法，该方法包括：将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值；基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值；基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置。

又一方面，本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的极化码辅助联合帧同步方法，该方法包括：将测试位置的第一位置信息输入至伪随机序列的相关器，获取伪随机序列相关值；将所述测试位置的第二位置信息输入至极化码的相关器，获取极化码相关值；基于所述伪随机序列相关值和所述极化码相关值，构造所述测试位置对应的联合相关值；基于所述测试位置的值和所述测试位置对应的联合相关值，获取帧同步位置。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。