LED驱动电路、显示装置与显示系统的制作方法

本申请涉及led显示领域，具体而言，涉及一种led驱动电路、显示装置与显示系统。

背景技术：

目前led驱动芯片内部有静态随机存取存储器(staticrandom-accessmemory，简称sram)，可以存储两帧数据，其中一帧是当前显示数据，另一帧是下一帧需要显示的数据，芯片通过接收帧同步信号实现换帧。现有的动态节能方法是通过检测下一帧显示数据是否全为0，显示数据为0表示对应的led为关闭状态，即对应的led为黑屏状态，决定是否进行动态节能，如果下一帧显示数据检测全为0，则进入动态节能状态，即将处于黑屏状态的led对应的数据通道关闭，以实现黑屏节能。

然而，一些现有的led恒流驱动芯片中，内部却没有sram，系统端也没有发送帧同步信号，所以，如何在此类led恒流驱动芯片中实现动态节能成为一个需要解决的问题。

技术实现要素：

本申请的主要目的在于提供一种led驱动电路、显示装置与显示系统，以解决现有技术中无法在内部没有sram的led恒流驱动芯片中实现动态节能的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种led驱动电路，包括：驱动单元，包括多个数据通道；控制单元，与所述驱动单元电连接，在所述控制单元在预定时间段内检测到所有的所述数据通道中的数据为0的情况下，控制所有的所述数据通道为关闭状态，所述预定时间段是根据输入所述led驱动电路的外部输入信号的时长确定的。

可选地，所述控制单元包括：检测模块，与所述驱动单元电连接，用于检测所有的所述数据通道中的数据是否为0；计数器模块，与所述检测模块电连接；信号产生模块，分别与所述检测模块和所述计数器模块电连接，具有输出端，所述输出端输出状态信号，在所有的所述数据通道中的数据为0的情况下，所述状态信号用于控制所有的所述数据通道为关闭状态。

可选地，所述信号产生模块具有第一输入端和第二输入端，所述计数器模块具有第一输入端和输出端，所述检测模块的输出端分别与所述信号产生模块的第一输入端和所述计数器模块的第一输入端电连接，所述计数器模块的输出端与所述信号产生模块的第二输入端电连接。

可选地，所述驱动单元还包括基准电流产生模块和电流输出模块，所述基准电流产生模块分别与所述信号产生模块和所述电流输出模块电连接，在所有的所述数据通道中的数据为0的情况下，所述状态信号控制所述基准电流产生模块为关闭状态。

可选地，所述驱动单元还包括：移位寄存器，具有第一输入端、第二输入端和输出端，所述第一输入端用于输入串行数据，所述第二输入端用于输入外部时钟信号；第一反相器，所述第一反相器的输入端用于输入锁存使能信号；第二反相器，所述第二反相器的输入端用于输入通道使能信号；数据锁存器，具有第一输入端、第二输入端、第三输入端和输出端，所述数据锁存器的输出端输出的数据为多个所述数据通道中的数据，所述数据锁存器的输出端分别与所述检测模块的输入端和所述电流输出模块的输入端电连接，所述数据锁存器的第一输入端与所述第一反相器的输出端电连接，所述数据锁存器的第二输入端与所述移位寄存器的输出端电连接，所述数据锁存器的第三输入端与所述第二反相器的输出端电连接。

可选地，所述驱动单元还包括第三反相器，所述计数器模块还具有第二输入端，所述第三反相器的输入端与所述第一反相器的输出端电连接，所述第三反相器的输出端与所述计数器模块的第二输入端电连接。

可选地，所述电流输出模块具有第一输入端、第二输入端和输出端，所述电流输出模块的第一输入端与所述数据锁存器的输出端电连接，所述电流输出模块的第二输入端与所述第二反相器的输出端电连接，所述电流输出模块的输出端输出多路恒流信号。

可选地，所述驱动单元还包括第一同相缓冲器和第二同相缓冲器，所述第一同相缓冲器的输入端用于输入所述串行数据，所述第一同相缓冲器的输出端与所述移位寄存器的第一输入端电连接，所述第二同相缓冲器的输入端用于输入所述外部时钟信号，所述第二同相缓冲器的输出端与所述移位寄存器的第二输入端电连接。

可选地，所述检测模块包括或非门。

根据本申请的另一个方面，提供了一种显示装置，包括led驱动电路和led显示屏，所述led驱动电路为任意一种所述的led驱动电路。

根据本申请的再一个方面，提供了一种显示系统，包括led驱动电路，所述led驱动电路为任意一种所述的led驱动电路。

应用本申请的技术方案，通过在led驱动电路中设置控制单元，控制单元在预定时间段内检测到所有的数据通道中的数据为0的情况下，即所驱动的led为黑屏状态，控制所有的数据通道为关闭状态，以降低驱动单元的功耗，以实现动态节能，上述驱动单元等同于内部没有sram的led恒流驱动芯片，即本方案的led驱动电路在内部没有sram的led恒流驱动芯片中实现了动态节能，且外部输入信号为led驱动电路以外的信号，不占用led驱动电路本身的资源，更不会占用驱动单元本身的资源。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的实施例的一种led驱动电路示意图；

图2示出了根据本申请的实施例的另一种led驱动电路示意图；以及

图3示出了根据本申请的实施例的一种控制单元示意图。

其中，上述附图包括以下附图标记：

01、驱动单元；10、数据通道；11、基准电流产生模块；12、电流输出模块；13、移位寄存器；14、第一反相器；15、第二反相器；16、数据锁存器；17、第三反相器；18、第一同相缓冲器；19、第二同相缓冲器；02、控制单元；20、检测模块；21、计数器模块；210、第一d触发器；22、信号产生模块；220、第三同相缓冲器；221、第二d触发器。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中无法在内部没有sram的led恒流驱动芯片中实现动态节能，为了解决如上技术问题，本申请的实施例提出了一种led驱动电路、显示装置与显示系统。

根据本申请的实施例，提供了一种led驱动电路。

图1是根据本申请实施例的一种led驱动电路示意图。如图1所示，该led驱动电路包括：

驱动单元01，包括多个数据通道10，数据通道中的数据用于驱动led；

控制单元02，与上述驱动单元01电连接，在上述控制单元02在预定时间段内检测到所有的上述数据通道10中的数据为0的情况下，控制所有的上述数据通道10为关闭状态，通过对外部输入信号进行计数得到上述预定时间段，上述预定时间段是根据输入上述led驱动电路的外部输入信号的时长确定的。

上述方案中，通过在led驱动电路中设置控制单元，控制单元在预定时间段内检测到所有的数据通道中的数据为0的情况下，即所驱动的led为黑屏状态，控制所有的数据通道为关闭状态，以降低驱动单元的功耗，以实现动态节能，上述驱动单元等同于内部没有sram的led恒流驱动芯片，即本方案的led驱动电路在内部没有sram的led恒流驱动芯片中实现了动态节能，且外部输入信号为led驱动电路以外的信号，不占用led驱动电路本身的资源，更不会占用驱动单元本身的资源。

具体地，上述外部输入信号为led驱动电路以外的信号，外部输入信号不在led驱动电路，不在驱动单元上，即不在内部没有sram的led恒流驱动芯片上，不占用芯片本身的资源，节省了芯片的资源。

可选地，根据输入上述led驱动电路的外部输入信号的时长确定上述预定时间段，具体可以通过对外部输入信号的上升沿、下降沿、高电平以及低电平进行计数，得到上述预定时间段。

具体地，上述预定时间段包括但不限于5s、10s、15s，预定时间段可以根据实际情况进行调整。

具体地，上述外部输入信号可以为锁存使能信号、外部输入时钟信号和通道使能信号等。

需要说明的是，本文中的内部没有sram的led恒流驱动芯片是指，芯片内部没有sram的芯片，所以需要增加控制单元，以实现动态节能。

具体地，上述数据通道的个数为以下之一：8个、16个、32个、64个，当然，可以根据实际情况设置数据通道的个数，例如，一个led显示屏中包括64个led，可以将64个led平均分成8份，每一份中有8个led，设置8个驱动单元，每一个驱动单元中包括8个数据通道，每一个数据通道中的数据驱动一个led，就实现了对整个led显示屏的驱动。

本申请的一种实施例中，如图2所示，上述控制单元02包括检测模块20、计数器模块21和信号产生模块22，检测模块20与上述驱动单元01电连接，用于检测所有的上述数据通道10中的数据是否为0；计数器模块21与上述检测模块20电连接；信号产生模块22分别与上述检测模块20和上述计数器模块21电连接，具有输出端，上述输出端输出状态信号pd_stat，在所有的上述数据通道10中的数据为0的情况下，上述状态信号pd_stat用于控制所有的上述数据通道10为关闭状态，在检测模块20检测到所有的上述数据通道10中的数据为0的情况下，计数器模块21开始计时，在计数器模块21计时的预定时间段内所有的上述数据通道10中的数据仍为0的情况下，即在预定时间段内数据通道10数据为闲置状态，为节约能源，此时，信号产生模块22输出状态信号pd_stat，状态信号pd_stat用于控制所有的上述数据通道10为关闭状态以实现节能。

本申请的另一种实施例中，如图2所示，上述信号产生模块22具有第一输入端和第二输入端，上述计数器模块21具有第一输入端和输出端，上述检测模块20的输出端分别与上述信号产生模块22的第一输入端和上述计数器模块21的第一输入端电连接，上述计数器模块21的输出端与上述信号产生模块22的第二输入端电连接，检测模块20的输出端的输出信号为pd_rslt，在检测模块20检测到所有的上述数据通道10中的数据为0的情况下，计数器模块21开始计时，在计数器模块21计时的预定时间段内所有的上述数据通道10中的数据仍为0的情况下，即在预定时间段内数据通道10数据为闲置状态，为节约能源，此时，信号产生模块22输出状态信号pd_stat，状态信号pd_stat控制所有的上述数据通道10为关闭状态以实现节能。

本申请的再一种实施例中，如图2所示，上述驱动单元01还包括基准电流产生模块11和电流输出模块12，上述基准电流产生模块11分别与上述信号产生模块22和上述电流输出模块12电连接，在所有的上述数据通道10中的数据为0的情况下，上述状态信号pd_stat控制上述基准电流产生模块11为关闭状态，在检测模块20检测到所有的上述数据通道10中的数据为0的情况下，计数器模块21开始计时，在计数器模块21计时的预定时间段内所有的上述数据通道10中的数据仍为0的情况下，即在预定时间段内数据通道10数据为闲置状态，为节约能源，此时，信号产生模块22输出状态信号pd_stat，状态信号pd_stat控制基准电流产生模块11为关闭状态，即控制基准电流产生模块11不产生基准电流，也就是控制电流输出模块12不产生恒流输出iout0～iout15，以实现动态节能。

本申请的一种实施例中，如图2和图3所示，上述驱动单元01还包括移位寄存器13、第一反相器14、第二反相器15和数据锁存器16，移位寄存器13具有第一输入端、第二输入端和输出端，上述第一输入端用于输入串行数据sin，上述第二输入端用于输入外部时钟信号clk2；第一反相器14的输入端用于输入锁存使能信号le；上述第二反相器15的输入端用于输入通道使能信号oe；数据锁存器16，具有第一输入端、第二输入端、第三输入端和输出端，上述数据锁存器16的输出端输出的数据为多个上述数据通道10中的数据，上述数据锁存器16的输出端分别与上述检测模块20的输入端和上述电流输出模块12的输入端电连接，上述数据锁存器16的第一输入端与上述第一反相器14的输出端电连接，上述数据锁存器16的第二输入端与上述移位寄存器13的输出端电连接，上述数据锁存器16的第三输入端与上述第二反相器15的输出端电连接，从移位寄存器13的第一输入端输入的串行数据sin，在输入外部时钟信号clk2的作用下，经过移位寄存器13作用后输入至数据锁存器16，数据锁存器16将移位寄存器13输出的数据进行锁存后输出，数据锁存器16的输出端输出的数据为多个上述数据通道10中的数据，检测模块20检测到所有的上述数据通道10中的数据为0的情况下，即图3中的data0～data15全部为0的情况下，计数器模块21开始计时，在计数器模块21计时的预定时间段内所有的上述数据通道10中的数据仍为0的情况下，即在预定时间段内数据通道10数据为闲置状态，为节约能源，此时，信号产生模块22输出状态信号pd_stat，状态信号pd_stat控制基准电流产生模块11和电流输出模块12为关闭状态，也就是控制电流输出模块12不产生恒流输出，以实现动态节能。

一种更为具体的实施例中，如图2所示，上述驱动单元01还包括第三反相器17，上述计数器模块21还具有第二输入端，上述第三反相器17的输入端与上述第一反相器14的输出端电连接，上述第三反相器17的输出端与上述计数器模块21的第二输入端电连接，第一反相器14的输入端输入的锁存使能信号le，经过第一反相器14和第三反相器17的两次反相后输出le_buf信号，le_buf信号也就是计数器模块21的时钟信号。

一种具体的实施例中，计数器模块的第二输入端与第二反相器的输出端电连接，即通道使能信号作为计数器模块的时钟信号。

一种具体的实施例中，计数器模块的第二输入端与第二同相缓冲器的输出端电连接，即外部时钟信号作为计数器模块的时钟信号。

本申请的一种实施例中，如图3所示，上述检测模块20包括或非门，图3中的或非门为16路输入，一路输出的或非门，当然，检测模块20也可以为其他类型的逻辑门电路，可以为一个逻辑门电路或者多个逻辑门电路的组合，只要实现在所有的输入信号为0的情况输出为1即可，输出为1即计数器模块21开始计时。

本申请的一种实施例中，如图3所示，上述信号产生模块22包括第三同相缓冲器220，信号产生模块22的输出端q1与第三同相缓冲器220的输入端连接，第三同相缓冲器220的的输出端输出状态信号pd_stat。

本申请的一种具体的实施例中，如图2和图3所示，计数器模块21由多个第一d触发器210级联组成，第一d触发器210具有时钟信号输入端clk、数据端d、第一输出端q、第二输出端qn和复位端rn，每一个上述第一d触发器210的第二输出端qn与其数据端d连接，信号输入端clk输入的信号为le_buf，信号输入端clk即为图2中的计数器模块21的第二输入端，相邻的两个第一d触发器210中，第一个第一d触发器210的第二输出端qn与第二个第一d触发器210的时钟信号输入端clk连接；信号产生模块22包括一个第二d触发器221，第二d触发器221具有时钟信号输入端clk1、数据端d1、第一输出端q1、第二输出端qn1和复位端rn1，第二d触发器221的时钟信号输入端clk1与第一d触发器210的第一输出端q连接；检测模块20的输出端的输出信号为pd_rslt，检测模块20的输出端分别与第一d触发器的复位端rn、第二d触发器221的复位端rn1和信号产生模块22的数据端d1连接；在data0～data15共16个数据通道10中至少有一个数据通道中的数据不为0的情况下，检测模块20的输出端的输出信号为pd_rslt为0，即复位端rn的输入信号为0，第一d触发器210的第一输出端q输出为0，第二输出端qn的输出为1；同理，复位端rn1的输入信号为0，此时，第二d触发器221的第一输出端q输出为0，第二输出端qn的输出为1，即只要16个数据通道10中有数据不为0，第一d触发器210的第一输出端q输出为0，第二d触发器221的第一输出端q输出为0，即信号产生模块22输出状态信号pd_stat为零，此时，状态信号pd_stat不起作用，即基准电流产生模块11和电流输出模块12为正常工作状态；在data0～data15共16个数据通道10中的数据全部为0的情况下，检测模块20的输出端的输出信号为pd_rslt为1，即复位端rn的输入信号为1，此时，计数器模块21开始计时，在计数器模块21计时的预定时间段内所有的上述数据通道10中的数据仍为0的情况下，在计数器模块21和检测模块20的共同作用下，状态信号pd_stat不为0，此时，状态信号pd_stat控制基准电流产生模块11和电流输出模块12为关闭状态，也就是控制电流输出模块12不产生恒流输出，以实现动态节能。

一种更为具体的实施中，如图3所示，检测模块20在检测到data0～data15共16个数据通道10中的数据全部为0的情况下，触发检测模块20开始计时，le_buf为检测模块20的时钟输入信号，即计数器模块21的第二输入端的输入信号，计数器模块21的输出端q与信号产生模块22的第二输入端clk1连接，检测模块20的输出端与计数器模块21的第一输入端rn连接。

本申请的另一种实施例中，如图2所示，上述电流输出模块12具有第一输入端、第二输入端和输出端，上述电流输出模块12的第一输入端与上述数据锁存器16的输出端电连接，上述电流输出模块12的第二输入端与上述第二反相器15的输出端电连接，上述电流输出模块12的输出端输出多路恒流信号，电流输出模块12输出的多路恒流信号用于驱动外部led，在电流输出模块12处于关闭状态的情况下即不驱动外部led，实现节能。

一种可选的实施例中，如图2所示，上述驱动单元01还包括第一同相缓冲器18和第二同相缓冲器19，上述第一同相缓冲器18的输入端用于输入上述串行数据sin，上述第一同相缓冲器18的输出端与上述移位寄存器13的第一输入端电连接，上述第二同相缓冲器19的输入端用于输入上述外部时钟信号clk2，上述第二同相缓冲器19的输出端与上述移位寄存器13的第二输入端电连接，第一同相缓冲器18对输入的串行数据sin起到缓存的作用，第二同相缓冲器19对输入的外部时钟信号clk2起到缓存的作用。

一种优选的实施例中，如图2所示，上述通道使能信号oe、锁存使能信号le、串行数据sin和外部时钟信号clk2均为外部输入的信号，不占用驱动单元01本身的资源。

本申请的一种典型的实施例中，提供了一种显示装置，包括led驱动电路和led显示屏，led驱动电路为任意一种上述的led驱动电路，通过在led驱动电路中设置控制单元，控制单元在预定时间段内检测到所有的数据通道中的数据为0的情况下，即所驱动的led为黑屏状态，控制所有的数据通道为关闭状态，以实现控制led显示屏中的部分led不显示(即为黑屏状态)，以实现led显示屏的动态节能，上述驱动单元等同于内部没有sram的led恒流驱动芯片，即本方案的led驱动电路在内部没有sram的led恒流驱动芯片中实现了动态节能。

本申请的另一种典型的实施例中，提供了一种显示系统，包括led驱动电路，led驱动电路为任意一种上述的led驱动电路，通过在led驱动电路中设置控制单元，控制单元在预定时间段内检测到所有的数据通道中的数据为0的情况下，即所驱动的led为黑屏状态，控制所有的数据通道为关闭状态，以降低驱动单元的功耗，以实现动态节能，上述驱动单元等同于内部没有sram的led恒流驱动芯片，即本方案的led驱动电路在内部没有sram的led恒流驱动芯片中实现了动态节能，且外部输入信号为led驱动电路以外的信号，不占用led驱动电路本身的资源，更不会占用驱动单元本身的资源。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的led驱动电路，通过在led驱动电路中设置控制单元，控制单元在预定时间段内检测到所有的数据通道中的数据为0的情况下，即所驱动的led为黑屏状态，控制所有的数据通道为关闭状态，以降低驱动单元的功耗，以实现动态节能，上述驱动单元等同于内部没有sram的led恒流驱动芯片，即本方案的led驱动电路在内部没有sram的led恒流驱动芯片中实现了动态节能，且外部输入信号为led驱动电路以外的信号，不占用led驱动电路本身的资源，更不会占用驱动单元本身的资源。

2)、本申请的显示装置，通过在led驱动电路中设置控制单元，控制单元在预定时间段内检测到所有的数据通道中的数据为0的情况下，即所驱动的led为黑屏状态，控制所有的数据通道为关闭状态，以实现控制led显示屏中的部分led不显示(即为黑屏状态)，以实现led显示屏的动态节能，上述驱动单元等同于内部没有sram的led恒流驱动芯片，即本方案的led驱动电路在内部没有sram的led恒流驱动芯片中实现了动态节能，且外部输入信号为led驱动电路以外的信号，不占用led驱动电路本身的资源，更不会占用驱动单元本身的资源。

3)、本申请的显示系统，通过在led驱动电路中设置控制单元，控制单元在预定时间段内检测到所有的数据通道中的数据为0的情况下，即所驱动的led为黑屏状态，控制所有的数据通道为关闭状态，以降低驱动单元的功耗，以实现动态节能，上述驱动单元等同于内部没有sram的led恒流驱动芯片，即本方案的led驱动电路在内部没有sram的led恒流驱动芯片中实现了动态节能，且外部输入信号为led驱动电路以外的信号，不占用led驱动电路本身的资源，更不会占用驱动单元本身的资源。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。