一种复合基底、复合薄膜及其制备方法与流程

[0001]
本申请属于半导体器件领域，特别涉及一种复合基底、复合薄膜及其制备方法。


背景技术：

[0002]
薄膜材料能够满足电子元器件向小型化、低功耗、高性能方向发展的要求，因此，在当今半导体产业中成为越来越重要的材料。近年来，一种被称为绝缘体上的薄膜结构材料越来越引起工业界的重视，该材料主要依次包括有源层、绝缘层和衬底层，其中，有源层与绝缘层为主要的功能层，实现光、电、声等信号的传播。这种绝缘体上的薄膜结构材料在cpu芯片、存储器、放大器、滤波器、调制器等器件中都展现出良好的应用性能。
[0003]
当绝缘材料与半导体材料直接接触时，在界面处的绝缘层中会存在很多的缺陷能级，所述缺陷能级能够吸引载流子，半导体衬底层中的载流子被绝缘层中的缺陷能级吸引至二者界面附近，从而在半导体衬底层产生表面寄生电导效应(parasitic surface conductance，psc)。具体至上述薄膜结构材料中，在半导体衬底中靠近绝缘层-衬底层界面的部分会产生较为严重的psc，所述psc会导致基于该绝缘体衬底制得的薄膜结构材料所制备元器件的最终性能带来恶劣的影响，例如，对于电-声器件来讲，电损耗较大，进一步地导致无器件耗能大、热量输出大，进一步地，所产生的热量会使元器件温度升高，进而导致元器件性能降低同时也会降低器件的使用寿命；对于金属-氧化物-半导体(metal oxide semiconductor，mos)器件来讲，电学性能稳定性差；而对于射频器件，例如，放大器、滤波器或者调制器等器件的射频损耗大。
[0004]
图1示出一种现有技术薄膜结构材料的层结构示意图，如图1所示，现有技术常在绝缘层4与衬底层1之间引入富含载流子陷阱的陷阱层2，所述陷阱层2具有晶格缺陷，用于捕获寄生载流子，从而抑制psc，所述陷阱层可以由半导体材料制备，例如，多晶硅、多晶锗、非晶硅等。但是，陷阱层的引入又引发了新的问题，具体地，一方面实际制造中受膜层制备工艺的影响，陷阱密度未必充足；另一方面在一些器件应用中对衬底也有其他性质的要求，如在声表面波滤波器中的声速，光学器件中的折射率等，陷阱膜层的引入对衬底材料的这些性质可能带来一些不良的影响。


技术实现要素：

[0005]
为解决上述问题中的至少一个，本申请提供一种复合基底、利用所述复合基底制备而得的复合薄膜以及利用所述复合薄膜所制备的电子元器件，所述复合基底层在绝缘层与陷阱层之间设置陷阱增强层，所述陷阱增强层的缺陷密度大于陷阱层缺陷密度，从而捕获更多的载流子，本申请人还惊喜地发现，选择采用特定离子制备的陷阱增强层，与陷阱层-绝缘层界面相比，所述陷阱增强层-绝缘层界面具有更大的声速差，而更大的声速差能够抑制电波以及声波等信号向陷阱增强层以及衬底层中泄露。进一步地，本申请还提一种制备上述产品的方法，所述方法采用离子注入法向陷阱层注入特定离子，提高其陷阱密度并对其他性能进行调整。
[0006]
本申请的目的在于以下几个方面：
[0007]
第一方面，一种复合基底，所述复合基底依次包括：衬底层1、陷阱层2和陷阱增强层3，其中，所述陷阱增强层3的缺陷密度大于所述陷阱层2的缺陷密度。
[0008]
在一种可实现的方式中，所述陷阱增强层3的声速大于所述陷阱层2的声速。
[0009]
在一种可实现的方式中，所述陷阱增强层3为掺杂半导体，所述掺杂半导体由基体掺杂掺杂原子而得，其中，所述基体包括多晶硅、多晶锗以及非晶硅中的至少一种。
[0010]
在本实现方式中，基于所述陷阱增强层的总摩尔量，所述陷阱增强层3中所述掺杂原子的摩尔百分含量可以为0.1％～30％。
[0011]
可选地，所述掺杂原子为掺杂于所述基体后能够增大所述基体声速的原子，进一步地，所述掺杂原子包括碳原子和氮原子中的至少一种。
[0012]
在一种可实现的方式中，由所述陷阱增强层3的表层至其内部，所述陷阱增强层3中掺杂原子浓度逐渐减小。
[0013]
在一种可实现的方式中，所述陷阱增强层3与所述陷阱层2的总厚度为0.3μm～10μm，优选为1μm～2μm，其中，所述陷阱增强层3的厚度为0.1μm以上，优选为0.5μm以上。
[0014]
在一种可实现的方式中，所述陷阱层2包括多晶硅、多晶锗以及非晶硅中的至少一种可选地，所述陷阱层2与陷阱增强层3之基体的材料相同。
[0015]
在一种可实现的方式中，所述衬底层1包括单晶硅、单晶锗、砷化镓、磷化铟和碳化硅中的至少一种。
[0016]
第二方面，一种复合基底，所述复合基底包括：第一方面所述复合基底以及复合于所述复合基底之陷阱增强层3上的绝缘层4。
[0017]
在一种可实现的方式中，所述绝缘层4包括：氧化硅、氮氧化硅、五氧化二钽和氮化硅中的至少一种。
[0018]
进一步地，所述绝缘层4的厚度为0.01μm～5μm，优选为0.1μm～2μm。
[0019]
在一种可实现的方式中，所述绝缘层4的表面粗糙度为0.05nm～100nm，优选为0.05nm～10nm。
[0020]
第三方面，一种复合薄膜，所述复合薄膜包括：第二方面所述复合基底以及复合于所述复合基底之绝缘层4上的有源层5。
[0021]
在一种可实现的方式中，所述有源层5包括：si、ge、gaas，sic、氮化硅、铌酸锂晶体材料、钽酸锂晶体材料、磷酸钛氧钾晶体和/或磷酸钛氧铷晶体中的至少一种。
[0022]
进一步地，所述有源层5的厚度为0.1μm～50μm，优选为0.3μm～20μm。
[0023]
在一种可实现的方式中，所述有源层5的表面粗糙度为0.01nm～10nm，优选为0.05nm～1nm。
[0024]
第四方面，一种复合薄膜，所述复合薄膜包括：第一方面所述复合基底以及复合于所述复合基底之陷阱增强层3上的有源层5。
[0025]
在一种可实现的方式中，所述有源层5包括：si、ge、gaas，sic、氮化硅、铌酸锂晶体材料、钽酸锂晶体材料、磷酸钛氧钾晶体和/或磷酸钛氧铷晶体中的至少一种。
[0026]
进一步地，所述有源层5的厚度为0.1μm～50μm，优选为0.3μm～20μm。
[0027]
在一种可实现的方式中，所述有源层5的表面粗糙度为0.01nm～10nm，优选为0.05nm～1nm。
[0028]
第五方面，一种电子元器件，所述电子元器件基于第一方面所述复合基底、第二方面所述复合基底、第三方面所述复合薄膜和/或第四方面所述复合薄膜制备而得。
[0029]
第六方面，一种电子设备，所述电子设备包括第五方面所述电子元器件。
[0030]
第七方面，一种制备第一方面所述复合基底的方法，所述方法包括：
[0031]
在衬底晶片上制备准陷阱层；
[0032]
在所述准陷阱层上制备陷阱增强层。
[0033]
在一种可实现的方式中，在衬底晶片上制备准陷阱层包括沉积、刻蚀或者离子注入。
[0034]
在一种可实现的方式中，在所述准陷阱层上制备陷阱增强层包括离子注入的方法或者沉积的方法。
[0035]
在第一种方案中，采用离子注入的方式制备陷阱增强层，具体包括：
[0036]
向所述准陷阱层的表层中注入目标离子，被注入部分形成陷阱增强层，未被注入部分形成陷阱层，其中，所述目标离子为可与硅结合生成高声速材料的离子，包括：碳和/或氮中的至少一种。
[0037]
更进一步地，注入能量可以为50～1000kev，优选为100kev～300kev，更进一步地，注入剂量可以为1
×
10
16
ions
×
cm
2
～4
×
10
17
ions
×
cm
2
。
[0038]
在另一种方案中，采用沉积的方式制备陷阱增强层，具体包括：
[0039]
在所述准陷阱层上沉积陷阱增强层，所述准陷阱层形成陷阱层，其中，陷阱增强层具有晶格缺陷，并且，陷阱增强层的声速大于陷阱层的声速，可以包括掺杂多晶硅、碳化硅或者氮化硅中的至少一种。
[0040]
第八方面，一种制备第二方面所述复合基底的方法，所述方法包括：
[0041]
在所述复合基底上沉积或者氧化制备绝缘层。
[0042]
第九方面，一种制备第三方面所述复合薄膜的方法，所述方法包括：
[0043]
对有源晶片工艺面进行清洗；
[0044]
将清洗后的有源晶片的工艺面键合至第二方面所述复合基底的绝缘层上，形成键合体；
[0045]
将所述有源晶片减薄后抛光。
[0046]
在一种可实现的方式中，所述有源晶片为注入片，所述注入片依次包括薄膜层、注入层和余料层，其中，所述薄膜层位于所述注入片工艺面一侧。
[0047]
在本实现方式中，所述注入片可通过包括以下步骤的方法制备：
[0048]
由所述有源晶片的工艺面向有源晶片基片中进行离子注入，使得所述有源晶片基片形成薄膜层、注入层和余料层，其中，薄膜层的厚度略大于有源层的厚度，形成有源晶片。
[0049]
在本实现方式中，所述减薄可以包括将键合体放入加热设备内在高温下进行保温，加热沿所述注入层剥离所述余料层。
[0050]
可选地，保温过程可以在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，从而使保温时环境压力保持稳定，并且能够排除其他物质，例如，氧气等对材料表面或键合反应造成干扰；其中，保温温度为可以为100℃～600℃，例如，400℃，保温时间可以为30分钟～48小时，例如，3小时，本申请人发现，采用此方法能够使有源层与绝缘层之间的键合力提升10mpa以上。
[0051]
进一步地，本实现方式所得有源薄膜层的厚度可以为纳米级，例如，减薄后有源晶片的厚度可以为50nm～3000nm。
[0052]
在另一种可实现的方式中，所述有源晶片为非注入片，即，所述有源晶片的材质均匀。
[0053]
在本实现方式中，所述减薄包括机械研磨。
[0054]
进一步地，本实现方式所得有源薄膜层的厚度可以为微米级，例如，减薄后有源晶片的厚度可以为1μm～102μm，优选为2～52μm。
[0055]
在一种可实现的方式中，键合有源晶片与第二方面所述复合基底的方法包括直接键合法、阳极键合法、低温键合法、真空键合法以及粘接键合法等。
[0056]
第十方面，本申请还提供一种制备第四方面所述复合薄膜的方法，所述方法包括：
[0057]
对有源晶片工艺面进行清洗；
[0058]
将清洗后的有源晶片的工艺面键合至第一方面所述复合基底的绝缘层上，形成键合体；
[0059]
将所述有源晶片减薄后抛光。
[0060]
在一种可实现的方式中，所述有源晶片为注入片，所述注入片依次包括薄膜层、注入层和余料层，其中，所述薄膜层位于所述注入片工艺面一侧。
[0061]
在本实现方式中，所述注入片可通过包括以下步骤的方法制备：
[0062]
由所述有源晶片的工艺面向有源晶片基片中进行离子注入，使得所述有源晶片基片形成薄膜层、注入层和余料层，其中，薄膜层的厚度略大于有源层的厚度，形成有源晶片。
[0063]
在本实现方式中，所述减薄可以包括将键合体放入加热设备内在高温下进行保温，加热沿所述注入层剥离所述余料层。
[0064]
可选地，保温过程可以在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，从而使保温时环境压力保持稳定，并且能够排除其他物质，例如，氧气等对材料表面或键合反应造成干扰；其中，保温温度为可以为100℃～600℃，例如，400℃，保温时间可以为30分钟～48小时，例如，3小时，本申请人发现，采用此方法能够使有源层与绝缘层之间的键合力提升10mpa以上。
[0065]
进一步地，本实现方式所得有源薄膜层的厚度可以为纳米级，例如，减薄后有源晶片的厚度可以为50nm～3000nm。
[0066]
在另一种可实现的方式中，所述有源晶片为非注入片，即，所述有源晶片的材质均匀。
[0067]
在本实现方式中，所述减薄包括机械研磨。
[0068]
进一步地，本实现方式所得有源薄膜层的厚度可以为微米级，例如，减薄后有源晶片的厚度可以为1μm～102μm，优选为2～52μm。
[0069]
在一种可实现的方式中，键合有源晶片与第四方面所述复合基底的方法包括直接键合法、阳极键合法、低温键合法、真空键合法以及粘接键合法等。
[0070]
与现有技术相比，本申请提供的方案通过离子注入或者沉积的方式在陷阱层-绝缘层的界面或者陷阱层-有源层的界面附近，在所述陷阱层一侧增设陷阱增强层，形成陷阱层-陷阱增强层-绝缘层或者陷阱层-陷阱增强层-有源层的层结构，所述陷阱增强层中掺杂有掺杂原子，使得与所述陷阱层相比，所述陷阱增强层不仅缺陷密度增加，提高psc抑制效
果，从而减少电损耗，而且声速提高，从而增大与绝缘层/有源层的声速差，进而增强声波在绝缘层-陷阱增强层界面或者有源层-陷阱增强层界面处的反射作用，减少声波泄露，提高器件的性能，从而通过一步工艺处理实现两种性能改善效果。本申请提供的方案采用行业内较为成熟的工艺即可实现，特别是，离子注入工艺的自由性较高，原理上可以针对所有元素进行注入，可针对需要调整的物理性能进行高自由度的选择注入离子，能够实现工业化生产。
附图说明
[0071]
图1示出一种现有技术薄膜结构材料的层结构示意图；
[0072]
图2示出本实施提供的一种复合基底的层结构示意图；
[0073]
图3示出本实施提供的另一种复合基底；
[0074]
图4示出本实施提供的另一种复合薄膜的层结构示意图；
[0075]
图5示出本实施例提供的另一种复合薄膜的层结构示意图。
[0076]
附图标记说明
[0077]
1-衬底层，2-陷阱层，3-陷阱增强层，4-绝缘层，5-有源层。
具体实施方式
[0078]
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。
[0079]
下面通过具体的实施例对本申请提供的复合基底、复合薄膜、基于所述复合基底和/或复合薄膜制备的电子元器件以及电子设备及其制备方法进行详细阐述。
[0080]
图2示出本实施提供的一种复合基底的层结构示意图，如图2所示，所述复合基底依次包括复合于一体的衬底层1、陷阱层2和陷阱增强层3。
[0081]
在本实例中，所述衬底层1可以由现有技术中任意一种可用于制备复合基底的衬底层的材料制成，包括单晶硅、单晶锗、砷化镓、磷化铟和碳化硅中的至少一种。
[0082]
进一步地，所述衬底层1的厚度可以为现有技术中任意一种衬底层的厚度。
[0083]
在本实例中，所述陷阱层2可以由现有技术中任意一种用于制备陷阱层的材料制成，包括多晶硅、多晶锗以及非晶硅中的至少一种。
[0084]
进一步地，所述陷阱层2的厚度可以为现有技术中任意一种陷阱层的厚度，具体地，可根据需要而具体选择。
[0085]
在本实例中，所述陷阱增强层3的缺陷密度大于所述陷阱层2的缺陷密度，使得所述陷阱增强层3中存在更多可用于吸纳载流子的空穴，从而更大程度地减少psc对半导体器件造成的损伤。
[0086]
在本实例中，可以采用离子注入的方式来制备具有更大缺陷密度的陷阱增强层3，具体地，可以在准陷阱层上进行部分离子注入，即，浅表离子注入，其中，被注入部分形成陷阱增强层3，未被注入部分形成陷阱层2，本申请人发现，使用任意一种离子作为注入离子均可获得陷阱增强层3，例如，氦离子、氩离子、碳离子或者氮离子，特别地，本申请人惊奇地发
现，使用碳离子和/或氮离子作为注入离子不仅能够获得缺陷密度更大的陷阱增强层3，并且，所获得的陷阱增强层3的声速要大于陷阱层2的声速，这会从另一个角度降低基于所述衬底制备半导体元件的声损耗和电损耗，提高信号利用率，增强半导体元件的性能，延长半导体元件的寿命。因此，本申请特别优选使用碳原子和/或氮原子作为掺杂原子。
[0087]
由前述可知，在本实例中，所述陷阱增强层3的声速大于所述陷阱层2的声速，并且，所述陷阱增强层3为掺杂半导体。
[0088]
可选地，所述掺杂半导体由基体掺杂掺杂原子而得，由前述可知，在本实例中，所述陷阱增强层可基于所述陷阱层制备而得，因此，所述基体包括多晶硅、多晶锗以及非晶硅中的至少一种。
[0089]
由于psc所产生的载流子主要集中于陷阱增强层3中陷阱增强层-绝缘层的界面或者陷阱增强层-有源层的界面附近，而靠近衬底层的一侧载流子分布较少，因此，在本实例中，由所述陷阱增强层3的表层至其内部，所述陷阱增强层3中掺杂原子浓度逐渐减小，以使陷阱增强层在陷阱增强层-绝缘层的界面或者陷阱增强层-有源层的界面附近具有充足的用于捕获载流子的空穴，以最大程度地抑制psc所产生的负面影响。
[0090]
本申请人发现，基于所述陷阱增强层的总摩尔量，所述陷阱增强层3中所述掺杂原子的摩尔百分含量在0.1％～30％，优选为0.5％～5％的情况下，空穴已经能够满足抑制psc作用的效果，并且，相对于陷阱层，所形成的陷阱增强层的声速明显增加，再增加离子注入的剂量，不仅对psc抑制作用不能明显增加，而且，制备成本要急剧增大，因此，本申请控制离子注入剂量在上述范围内。
[0091]
在本实例中，所述摩尔百分含量是指基于陷阱增强层中所有原子的总摩尔量，其中掺杂原子的摩尔量占比。
[0092]
在本实例中，所述陷阱增强层3与所述陷阱层2的总厚度为0.3μm～10μm，优选为1μm～2μm，其中，所述陷阱增强层3的厚度为0.1μm以上，优选为0.5μm以上，以覆盖psc效应的影响深度。
[0093]
在本实例中，图2所示复合基底可根据包括以下步骤s101和步骤s102的方法制备：
[0094]
步骤s101，在衬底晶片上制备准陷阱层。
[0095]
在本实例中，在衬底晶片上制备准陷阱层的方法可以采用现有技术中任意一种在衬底晶片上制备陷阱层的方法，包括沉积、刻蚀或者离子注入，具体方法可以根据所选用的材料以及特定要求而具体选择。
[0096]
步骤s102，在所述准陷阱层上制备陷阱增强层。在本实例中，在所述准陷阱层上制备陷阱增强层可以包括离子注入法和沉积法。
[0097]
在第一种方案中，采用离子注入的方式制备陷阱增强层，具体包括：
[0098]
向所述准陷阱层的表层中注入目标离子，被注入部分形成陷阱增强层，未被注入部分形成陷阱层，其中，所述目标离子优选为可与硅结合生成高声速材料的离子，具体包括碳和/或氮中的至少一种。
[0099]
更进一步地，离子注入的注入能量可以为50kev～1000kev，优选为100kev～300kev，从而在陷阱层的外表面形成具有预设厚度的陷阱增强层。
[0100]
更进一步地，离子注入的注入剂量为1
×
10
16
ions
×
cm
2
～4
×
10
17
ions
×
cm
2
，从而使所述陷阱增强层中掺杂原子的掺杂量为预设掺杂量。
[0101]
在具体操作中，可以在不改变注入剂量的情况下，逐渐增大注入能量，从而逐渐增大注入深度；或者，在不改变注入剂量的情况下，逐渐减小注入能量，从而逐渐减小注入深度；或者，逐渐增大注入剂量，并且，逐渐增大注入能量，使得陷阱增强层中掺杂原子掺杂量随深度增加而增大；或者，逐渐增大注入剂量，逐渐减小注入能量，使得陷阱增强层中掺杂原子掺杂量随深度减小而增加；或者，逐渐减小注入剂量，逐渐增大注入能量，使得陷阱增强层中掺杂原子掺杂量随深度增加而减小；或者逐渐减小注入剂量，逐渐减小注入能量，使得陷阱增强层中掺杂原子掺杂量随深度减小而降低；可根据使用需要而具体选择注入方式。
[0102]
在本实例中，由所述陷阱增强层3的表层至其内部，所述陷阱增强层3中掺杂原子浓度逐渐减小的方案为优选，使得陷阱增强层-绝缘层界面或者陷阱增强层-有源层界面处的载流子能够被最大程度地吸收，从而最大程度地削弱psc作用。
[0103]
在本实例中，在离子注入完成之后，还可以进行热退火处理，从而实现衬底物理性质的调整，以使掺杂的元素与陷阱层原有元素实现更好的结合。
[0104]
在另一种方案中，采用沉积的方式制备陷阱增强层，具体包括：
[0105]
在所述准陷阱层上沉积陷阱增强层，所述陷阱增强层制备完成后，所述准陷阱层形成陷阱层，其中，陷阱增强层具有晶格缺陷。
[0106]
可选地，所述陷阱增强层的声速可以大于所述陷阱层的声速，其中，所述陷阱增强层可以包括掺杂多晶硅、碳化硅或者氮化硅中的至少一种。
[0107]
在本实例中，对沉积的具体方法以及工艺参数不做特别限定，可以使用现有技术中任意一种能够在陷阱层上沉积陷阱沉积层的方案。
[0108]
图3示出本实施提供的另一种复合基底，如图3所示，所述复合基底包括：图2所示复合基底以及复合于所述复合基底之陷阱增强层3上的绝缘层4，具体地，图3所示复合基底依次包括复合于一体的：衬底层1、陷阱层2、陷阱增强层3和绝缘层4。
[0109]
其中，衬底层1、陷阱层2和陷阱增强层3所形成的复合基底如前所述，在此不再赘述。
[0110]
在本实例中，所述绝缘层4可由现有技术中任意一种可用于制备绝缘层的材料制备而得，例如：氧化硅、氮氧化硅、五氧化二钽和氮化硅中的至少一种，材料的具体选用可以根据实际需求而具体设定。
[0111]
进一步地，所述绝缘层4的厚度可以根据需要而具体设定，例如，可以为0.01μm～5μm，优选为0.1μm～2μm。
[0112]
在本实例中，所述绝缘层4的表面粗糙度可以根据需要而具体设定，例如，可以为0.05nm～100nm，优选为0.05nm～10nm，可以理解的是，所述绝缘层的表面粗糙度是指所述绝缘层不与陷阱增强层相接一面的表面粗糙度。
[0113]
所述复合基底可根据包括以下步骤的方法制备：在图2所示复合基底上沉积或者氧化制备所述绝缘层。
[0114]
在本实例中，可以使用现有技术中任意一种可在陷阱增强层上制备绝缘层的方法来制备绝缘层，例如，lpcvd，pvd，pecvd等沉积法或者氧化法，具体的制备工艺参数可以根据实际需要而具体设定，本申请对此不做特别限定。
[0115]
图4示出本实施提供的一种复合薄膜的层结构示意图，如图4所示，所述复合薄膜
包括：图3所示的复合基底以及复合于所述复合基底之绝缘层4上的有源层5，具体地，所述复合薄膜依次包括复合于一体的：衬底层1、陷阱层2、陷阱增强层3、绝缘层4和有源层5，其中，衬底层1、陷阱层2、陷阱增强层3和绝缘层4所形成的复合基底如前所述，在此不再赘述。
[0116]
在本实例中，所述有源层5可以为现有技术中任意一种复合薄膜中的有源层，例如，包括：si、ge、gaas，sic、氮化硅、铌酸锂晶体材料、钽酸锂晶体材料、磷酸钛氧钾晶体和/或磷酸钛氧铷晶体中的至少一种制备的有源层。
[0117]
进一步地，本申请对上述材料的晶型等不做特别限定，可以使用任意一种能够用作有源层的材料，可以根据实际需要而具体选择。
[0118]
进一步地，所述有源层5的厚度可以为现有技术中任意一种有源层的厚度，例如，可以为0.1μm～50μm，优选为0.3μm～20μm。
[0119]
在本实例中，所述有源层5的表面粗糙度可以为现有技术中任意一种有源层的表面粗糙度，例如，可以为0.01～10nm，优选为0.05～1nm。
[0120]
在本实例中，所述复合薄膜可以使用包括以下步骤s201至步骤s203的方法制备：
[0121]
步骤s201，对有源晶片工艺面进行清洗。
[0122]
在本实例中，所述有源晶片为用于制备有源层的晶片，其厚度远大于有源层的厚度，以便于移取。
[0123]
在本实例中，所述有源晶片可以为注入片或者为非注入片。
[0124]
其中，所述注入片依次包括薄膜层、注入层和余料层，其中，所述薄膜层位于所述注入片工艺面一侧。
[0125]
在本实现方式中，所述注入片可通过包括以下步骤的方法制备：
[0126]
由所述有源晶片的工艺面向有源晶片基片中进行离子注入，使得所述有源晶片基片形成薄膜层、注入层和余料层，其中，薄膜层的厚度略大于有源层的厚度，形成有源晶片。
[0127]
所述非注入片的材质均匀。
[0128]
在本实例中，可以使用现有技术中任意一种方法对有源晶片，特别为有源晶片的工艺面进行清洗，使其工艺面满足后续工艺步骤的要求。
[0129]
步骤s202，将清洗后的有源晶片的工艺面键合至图3所示复合基底的绝缘层上，形成键合体。
[0130]
在本实例中，所述键合的方法可以包括直接键合法、阳极键合法、低温键合法、真空键合法以及粘接键合法等，键合的具体参数可以根据键合的要求以及键合方法而具体设定，本申请对此无特别限定。
[0131]
步骤s203，将所述有源晶片减薄后抛光。
[0132]
在本实例中，减薄的方法可以包括机械研磨法和离子注入分离法。
[0133]
具体地，在第一种方式中，如果所述有源晶片为注入片，则所述减薄可以包括将键合体放入加热设备内在高温下进行保温，加热沿所述注入层剥离所述余料层。
[0134]
可选地，保温过程可以在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，从而使保温时环境压力保持稳定，并且能够排除其他物质，例如，氧气等对材料表面或键合反应造成干扰；其中，保温温度为可以为100℃～600℃，例如，400℃，保温时间可以为30分钟～48小时，例如，3小时，本申请人发现，采用此方法能够使有源层与绝缘层之间的键合力提升10mpa以上。
[0135]
进一步地，本实现方式所得有源薄膜层的厚度可以为纳米级，例如，减薄后有源晶片的厚度可以为50nm～3000nm。
[0136]
在第二种方式中，采用机械研磨法减薄，具体地，可以采用现有技术中任意一种机械研磨获得薄膜的方法。
[0137]
在本方式中，减薄后有源晶片的厚度可以为1μm～102μm，例如22μm，更进一步地，抛光后有源晶片的厚度可以再抛光至400nm～100μm，例如20μm。
[0138]
在本实例中，所述抛光可以采用现有技术中任意一种抛光半导体材料的方法。
[0139]
图5示出本实施例提供的另一种复合薄膜的层结构示意图，如图5所示，所述复合薄膜包括：图2示出所述复合基底以及复合于所述复合基底之陷阱增强层3上的有源层5，具体地，所述复合薄膜依次包括复合于一体的：衬底层1、陷阱层2、陷阱增强层3、和有源层5，其中，衬底层1、陷阱层2和陷阱增强层3所形成的复合基底如前所述，在此不再赘述。
[0140]
在本实例中，所述有源层5可以为现有技术中任意一种复合薄膜中的有源层，例如，包括：si、ge、gaas，sic、氮化硅、铌酸锂晶体材料、钽酸锂晶体材料、磷酸钛氧钾晶体和/或磷酸钛氧铷晶体中的至少一种制备的有源层。
[0141]
进一步地，本申请对上述材料的晶型等不做特别限定，可以使用任意一种能够用作有源层的材料，可以根据实际需要而具体选择。
[0142]
进一步地，所述有源层5的厚度可以为现有技术中任意一种有源层的厚度，例如，可以为0.1μm～50μm，优选为0.3μm～20μm。
[0143]
在本实例中，所述有源层5的表面粗糙度可以为现有技术中任意一种有源层的表面粗糙度，例如，可以为0.01～10nm，优选为0.05～1nm。
[0144]
所述复合薄膜可以根据包括以下步骤s301至步骤s303的方法制备：
[0145]
步骤s301，对有源晶片工艺面进行清洗。
[0146]
在本实例中，所述有源晶片为用于制备有源层的晶片，其厚度远大于有源层的厚度，以便于移取。
[0147]
在本实例中，所述有源晶片可以为注入片或者为非注入片。
[0148]
其中，所述注入片依次包括薄膜层、注入层和余料层，其中，所述薄膜层位于所述注入片工艺面一侧。
[0149]
在本实现方式中，所述注入片可通过包括以下步骤的方法制备：
[0150]
由所述有源晶片的工艺面向有源晶片基片中进行离子注入，使得所述有源晶片基片形成薄膜层、注入层和余料层，其中，薄膜层的厚度略大于有源层的厚度，形成有源晶片。
[0151]
所述非注入片的材质均匀。
[0152]
在本实例中，可以使用现有技术中任意一种方法对有源晶片进行清洗，使其工艺面满足后续工艺步骤的要求。
[0153]
步骤s302，将清洗后的有源晶片的工艺面键合至图2所示复合基底的绝缘层上，形成键合体。
[0154]
在本实例中，所述键合的方法可以包括直接键合法、阳极键合法、低温键合法、真空键合法以及粘接键合法等，键合的具体参数可以根据键合的要求以及键合方法而具体设定，本申请对此无特别限定。
[0155]
步骤s303，将所述有源晶片减薄至1μm～102μm，再抛光至400nm～100μm，得到具有
微米级厚度的有源薄膜层。
[0156]
在本实例中，减薄的方法可以包括机械研磨法和离子注入分离法。
[0157]
具体地，在第一种方式中，如果所述有源晶片为注入片，则所述减薄可以包括将键合体放入加热设备内在高温下进行保温，加热沿所述注入层剥离所述余料层。
[0158]
可选地，保温过程可以在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，从而使保温时环境压力保持稳定，并且能够排除其他物质，例如，氧气等对材料表面或键合反应造成干扰；其中，保温温度为可以为100℃～600℃，例如，400℃，保温时间可以为30分钟～48小时，例如，3小时，本申请人发现，采用此方法能够使有源层与绝缘层之间的键合力提升10mpa以上。
[0159]
进一步地，本实现方式所得有源薄膜层的厚度可以为纳米级，例如，减薄后有源晶片的厚度可以为50nm～3000nm。
[0160]
在第二种方式中，采用机械研磨法减薄，具体地，可以采用现有技术中任意一种机械研磨获得薄膜的方法。
[0161]
在本方式中，减薄后有源晶片的厚度可以为1μm～102μm，例如22μm，更进一步地，抛光后有源晶片的厚度可以再抛光至400nm～100μm，例如20μm。
[0162]
在本实例中，所述抛光可以采用现有技术中任意一种抛光半导体材料的方法。
[0163]
本申请还提供一种电子元器件，所述电子元器件基于图2所示复合基底、图3所示复合基底、图4所示复合薄膜和/或图5所示复合薄膜制备而得。
[0164]
本申请还提供一种电子设备，所述电子设备包括前述电子元器件。
[0165]
实施例
[0166]
实施例1
[0167]
采用高阻硅衬底(电阻率>2500ω
·
cm)作为半导体衬底，采用rca方法清洗工艺面，获得洁净表面；
[0168]
采用lpcvd工艺在处理后的高阻硅衬底的工艺面上沉积多晶硅层作为陷阱层，沉积温度为580℃～590℃，沉积厚度为300nm；
[0169]
向多晶硅层中注入c
+
形成陷阱增强层，调节注入深度在100nm左右，注入的离子会在深度方向上有一定扩展，并在注入深度附近呈现高斯分布，基于所述陷阱增强层的总摩尔量，其中，掺杂原子的摩尔百分比为5％；
[0170]
对上述步骤所得产品在700℃～950℃下进行退火处理，退火氛围为n
2
，退火时间为4h，c元素会因为扩散作用在多晶硅膜层中分布更加均匀；
[0171]
退火处理完成后，采用pecvd在陷阱增强层上沉积sio
2
膜层作为绝缘层，sio
2
膜层的厚度为700nm；
[0172]
对sio
2
膜层进行cmp处理获得光滑表面；
[0173]
采用离子注入及键合的标准工艺在绝缘层表面制备铌酸锂(ln)薄膜层作为有源层；具体地，对ln晶片的工艺面对ln晶片进行离子注入，注入的离子为氢离子或氦离子，注入后在ln晶片内形成薄膜层、分离层和余质层。对sio
2
膜层表面和ln晶片工艺面进行清洗，采用等离子体键合的方法将清洗后的ln晶片工艺面与sio
2
膜层表面进行键合，形成键合体；然后将键合体放入加热设备内在空气环境下，于400℃进行保温3h，直至余料层从键合体上分离下来形成铌酸锂单晶薄膜，对所述铌酸锂单晶薄膜进行抛光至厚度为400nm。
[0174]
与基于传统未设置陷阱增强层的复合薄膜制备的声表面波器件相比，基于本实施例制备的复合薄膜所制备的声表面波器件，泄漏声波损耗降低5％以上，电损耗降低10％以上。
[0175]
实施例2
[0176]
采用碳化硅衬底(电阻率>2500ω
·
cm)作为半导体衬底，采用rca方法清洗工艺面，获得洁净表面；
[0177]
采用lpcvd工艺在处理后的高阻硅衬底的工艺面上沉积多晶硅层作为陷阱层，沉积温度为640℃～650℃，沉积厚度为3000nm；
[0178]
向多晶硅层中注入c
+
形成陷阱增强层，调节注入深度在500nm左右，注入的离子会在深度方向上有一定扩展，并在注入深度附近呈现高斯分布，基于所述陷阱增强层的总摩尔量，其中，掺杂原子的摩尔百分比为30％；
[0179]
对上述步骤所得产品在700℃～950℃下进行退火处理，退火氛围为n
2
，退火时间为4h，c元素会因为扩散作用在多晶硅膜层中分布更加均匀；
[0180]
退火处理完成后，采用pvd方法在陷阱增强层上沉积五氧化二钽膜层作为绝缘层，五氧化二钽膜层的厚度为3μm；
[0181]
对五氧化二钽膜层进行cmp处理获得光滑表面；
[0182]
采用直接键合+研磨抛光制备微米级薄膜层：对铌酸锂晶圆工艺面进行清洗，采用等离子体键合的方法将清洗后的铌酸锂晶圆的工艺面与五氧化二钽膜层进行键合，形成键合体，然后对铌酸锂单晶薄膜采用机械研磨的方式减薄至22μm，然后抛光至厚度为20μm。
[0183]
与基于传统未设置陷阱增强层的复合薄膜制备的声表面波器件相比，基于本实施例制备的复合薄膜所制备的声表面波器件，泄漏声波损耗降低30％以上，电损耗降低12％以上。
[0184]
实施例3
[0185]
采用gaas衬底(电阻率>2500ω
·
cm)作为半导体衬底，采用rca方法清洗工艺面，获得洁净表面；
[0186]
采用pecvd工艺在处理后的高阻硅衬底的工艺面上沉积多晶ge层作为陷阱层，沉积温度为200℃～500℃，沉积厚度为1000nm；
[0187]
向多晶ge层中注入ar
+
形成陷阱增强层，调节注入深度在100nm～500nm左右，注入的离子会在深度方向上有一定扩展，并在注入深度附近呈现高斯分布，基于所述陷阱增强层的总摩尔量，其中，掺杂原子的摩尔百分比为0.5％；
[0188]
采用pecvd方法在陷阱增强层上沉积sio
2
膜层作为绝缘层，sio
2
膜层的厚度为5μm；
[0189]
对sio
2
膜层进行cmp处理获得光滑表面；
[0190]
采用直接键合+研磨抛光制备微米级薄膜层：对铌酸锂晶圆工艺面进行清洗，采用等离子体键合的方法将清洗后的铌酸锂晶圆的工艺面与五氧化二钽膜层进行键合，形成键合体，然后对铌酸锂单晶薄膜采用机械研磨的方式减薄至22μm，然后抛光至厚度为20μm。
[0191]
与基于传统未设置陷阱增强层的复合薄膜制备的声表面波器件相比，基于本实施例制备的复合薄膜所制备的声表面波器件，声波损耗降低10％以上，电损耗降低15％以上。
[0192]
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，
可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。