乘积和计算电路及其乘积和计算方法与流程

1.本发明涉及一种计算电路，尤其涉及一种乘积和计算电路及其乘积和计算方法。


背景技术：

2.根据当前技术，若欲相加多个乘积以求总和，则须先将多对系数予以相乘，以求得多个乘积，再将所得的多个乘积予以相加。因此，为了求得乘积和，须使用大量的乘法器及加法器。
3.在习知的乘积和计算电路中常包括串接的多个电阻以及与晶体管开关，此种电路设计方式常有电阻串接数量过多而导致电阻值过大以及晶体管开关的电阻值飘移导致计算结果错误的问题，因而提高了电路实作的难度。


技术实现要素：

4.本发明提供一种乘积和计算电路及其乘积和计算方法，可大幅降低电路实作的难度。
5.本发明的乘积和计算电路包括差动放大器、第一可调电阻单元、第一并联电阻单元、第二可调电阻单元、第二并联电阻单元以及处理电路。差动放大器的第一输入端耦接参考电压。第一并联电阻单元与第一可调电阻单元并联于差动放大器的第二输入端与操作电压之间。第二并联电阻单元与第二可调电阻单元并联于差动放大器的第二输入端与接地之间，第一并联电阻单元与第二并联电阻单元的电阻值关联于第一输入参数以及第二输入参数，第一可调电阻单元的电阻值为r/(m
‑
k)，第二可调电阻单元的电阻值为r/k，其中r为电阻值，m、k为正整数，且m大于k。处理电路耦接差动放大器、第一并联电阻电路以及第二并联电阻电路，调整第一可调电阻单元以及第二可调电阻单元的电阻值，依据差动放大器的输出转态时所对应的第二可调电阻单元的电阻值计算第一输入参数以及第二输入参数的乘积和。
6.本发明还提供一种乘积和计算电路的乘积和计算方法，其中乘积和计算电路包括差动放大器、第一可调电阻单元、第一并联电阻单元、第二可调电阻单元以及第二可调电阻单元，差动放大器的第一输入端耦接参考电压，第一可调电阻单元与第一并联电阻单元并联于差动放大器的第二输入端与操作电压之间，第二可调电阻单元与第二并联电阻单元并联于差动放大器的第二输入端与接地之间，第一并联电阻单元以及第二并联电阻单元的电阻值关联于第一输入参数以及第二输入参数，第一可调电阻单元的电阻值为r/(m
‑
k)，第二可调电阻单元的电阻值为r/k，其中r为电阻值，m、k为正整数，且m大于k。乘积和计算电路的乘积和计算方法包括下列步骤。调整第一可调电阻单元以及第二可调电阻单元的电阻值。判断差动放大器的输出是否转态。依据差动放大器的输出转态时所对应的第二可调电阻单元的电阻值计算第一输入参数以及第二输入参数的乘积和，
7.基于上述，本发明实施例的差动放大器的第一输入端耦接参考电压，第一可调电阻单元与第一并联电阻单元并联于差动放大器的第二输入端与操作电压之间，第二可调电
阻单元与第二并联电阻单元并联于差动放大器的第二输入端与接地之间，处理电路调整第一可调电阻单元以及第二可调电阻单元的电阻值，并依据差动放大器的输出转态时所对应的第二可调电阻单元的电阻值计算第一输入参数以及第二输入参数的乘积和。由于乘积和计算电路主要为并联的电阻结构设计，因此可有效改善电阻串接数量过多导致电阻值过大的问题，而可大幅降低电路实作的难度。
8.为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
9.图1是依照本发明的实施例的一种乘积和计算电路的示意图。
10.图2是依照本发明另一实施例的乘积和计算电路的示意图。
11.图3是依照本发明实施例的一种并联电阻单元的电阻的示意图。
12.图4是依照本发明实施例的一种可调电阻单元的示意图。
13.图5是依照本发明另一实施例的乘积和计算电路的示意图。
14.图6是依照本发明的实施例的一种乘积和计算电路的乘积和计算方法流程图。
具体实施方式
15.图1是依照本发明的实施例的一种乘积和计算电路的示意图，请参照图1。乘积和计算电路可包括差动放大器a1、可调电阻单元102、并联电阻单元104、可调电阻单元106、并联电阻单元108以及处理电路110。差动放大器a1的第一输入端耦接参考电压vr，可调电阻单元102与并联电阻单元104耦接于差动放大器a1的第二输入端与操作电压vc之间，可调电阻单元106与并联电阻单元108耦接于差动放大器a1的第二输入端与接地之间。其中，并联电阻单元104与并联电阻单元108可反应第一输入参数x与第二输入参数w而具有不同的电阻值。也就是说，并联电阻单元104与并联电阻单元108的电阻值关联于第一输入参数x以及第二输入参数w，其中第一输入参数x可例如包括参数x1～xj，第二输入参数w可例如包括参数w1～wj。在人工智能的应用中，参数x1～xj可为特征值参数，而参数w1～wj则可为权重参数。
16.处理电路110可调整可调电阻单元102以及可调电阻单元106的电阻值，并判断差动放大器a1的输出vo是否转态(例如由高电压准位转为低电压准位，或由低电压准位转为高电压准位)。由于并联电阻单元104与并联电阻单元108的电阻值关联于第一输入参数x以及第二输入参数w，且在差动放大器a1的第二输入端的电压为利用可调电阻单元102、并联电阻单元104、可调电阻单元106以及并联电阻单元108对操作电压vc进行分压所产生的电压，因此透过适当地设定并联电阻单元104与并联电阻单元108的电阻值，处理电路110可依据差动放大器的输出vo转态时所对应的可调电阻单元106的电阻值以及可调电阻单元102与并联电阻单元104的并联电阻值和可调电阻单元106与并联电阻单元108的并联电阻值间的比例关系计算出第一输入参数x以及第二输入参数w的乘积和。
17.举例来说，图2是依照本发明一实施例的乘积和计算电路中的可调电阻单元及并联电阻单元的示意图，请参照图2。可调电阻单元102在本实施例中的电阻值为r/(m
‑
k)，而可调电阻单元106的电阻值为r/k，其中m、k为正整数，且m大于k。m可例如设定为255然不以
此为限。并联电阻单元104在本实施例中可包括并联的多个电阻r1n，并联电阻单元108则可包括并联的多个电阻r2n，其中n＝1～j，j为正整数。详细来说，各个电阻r1n可包括两个串联的电阻。举例来说，电阻r11可包括串联的电阻r1以及电阻r2，电阻r1以及电阻r2的电阻值可如下所示。
[0018][0019][0020]
因此，电阻r11的电阻值可如下所示。
[0021][0022]
依此类推，第n个电阻r1n的的电阻值可如下所示。
[0023][0024]
类似地，在并联电阻单元108中，各个电阻r2n也可包括两个串联的电阻。举例来说，电阻r21可包括串联的电阻r1’以及电阻r2’，电阻r1’以及电阻r2’的电阻值可如下所示。
[0025][0026][0027]
因此，电阻r21的电阻值可如下所示。
[0028][0029]
依此类推，第n个电阻r1n的的电阻值可如下所示。
[0030][0031]
如此，可调电阻单元102与并联电阻单元104的并联电阻值rp，以及可调电阻单元106与并联电阻单元108的并联电阻值rs可如下所示。
[0032][0033][0034]
处理电路110可调整k值来改变电阻值rp以及rs，而对操作电压vc进行分压。在本实施例中，参考电压vr的电压准位可例如设为操作电压vc的0.5倍，然不以此为限。处理电路110可在调整k值的同时，判断差动放大器的输出vo是否转态，当差动放大器的输出vo转态时，代表电阻值rp等于电阻值rs，依据式(9)与式(10)，此时可调电阻单元106的电阻值r/k可如下示所示。
[0035][0036]
因此，处理电路110计算的参数x1～xj与参数w1～wj的乘积和∑xn
·
wn可如下所示。
[0037][0038]
如上所述，由于本实施例的乘积和计算电路主要为并联的电阻结构设计，因此可有效改善电阻串接数量过多导致电阻值过大的问题，因此可大幅降低电路实作的难度。
[0039]
此外，在部份实施例中，并联电阻单元104以及并联电阻单元108可由编码器、多个电阻以及多个开关来实施，其中多个开关可例如为晶体管开关。图3是依照本发明实施例的一种并联电阻单元的电阻的示意图，以并联电阻单元108的电阻r21为例，在本实施例中，电阻r21的电阻r1’可由电阻r11～r1q以及开关sw11～sw1q来实施，而电阻r21的电阻r2’可由电阻r21～r2q以及开关sw21～sw2q来实施，其中q为正整数。如图3所示，在电阻r1’中，电阻r11～r1q分别与对应的开关sw11～sw1q串接，多个串接的电阻与开关相互并联连接。此外，在电阻r2’中，电阻r21～r2q分别与对应的开关sw21～sw2q串接，多个串接的电阻与开关相互并联连接。编码器302可接收参数x1以及参数w1，并依据参数x1以及参数w1控制开关sw11～sw1q以及sw21～sw2q的导通状态，以使电阻r21具有对应参数x1以及参数w1的电阻值(例如式(7)所示的电阻值)。依此类推，其它的电阻r22～r2j也可以相同的方式实施，在此不再赘述。此外，并联电阻单元104也可以与图3实施例类似的方式来实施，由于本领域技术人员应可依据图3实施例推知其实施方式，因此在此不再赘述。
[0040]
此外，可调电阻单元106也可以类似的概念来实施。如图4所示，可调电阻单元106可包括多个电阻r31～r3k以及多个开关sw31～sw3k，电阻r31～r3k分别与对应的开关sw31～sw3k串接，多个串接的电阻与开关相互并联连接，其中电阻r31～r3k分别具有电阻值r。处理电路110可透过控制开关sw31～sw3k的导通个数，以调整可调电阻单元106的电阻值，亦即调整k值。依此类推，可调电阻单元102也可以与图4实施例类似的方式来实施，由于本领域技术人员应可依据图4实施例推知其实施方式，因此在此不再赘述。由于本实施例的乘积和计算电路采用并联的电阻结构设计对于开关(例如开关sw11～sw1q、sw21～sw2q以及sw31～sw3k)的电阻值精确度要求较低，即使开关的电阻值会受到温度、制程变异等因素而出现飘移的情形也不易影响计算结果，因此可有效避免乘积和计算电路出现计算错误的情形。
[0041]
图5是依照本发明另一实施例的乘积和计算电路的示意图，请参照图5。本实施例与图2的不同之处在于，本实施例的乘积和计算电路还包括电阻ra以及电阻rb，电阻ra的一端耦接差动放大器a1的第二输入端，电阻ra的另一端耦接可调电阻单元102以及并联电阻单元104，电阻rb的一端耦接差动放大器a1的第二输入端，电阻rb的另一端耦接可调电阻单元106以及并联电阻单元108。藉由加入电阻ra与电阻rb可进一步降低可调电阻单元102、并联电阻单元104、可调电阻单元106以及并联电阻单元108中的开关的电阻值波动的影响，而可进一步避免乘积和计算电路出现计算错误的情形。
[0042]
图6是依照本发明的实施例的一种乘积和计算电路的乘积和计算方法流程图，其中乘积和计算电路包括差动放大器、第一可调电阻单元、第一并联电阻单元、第二可调电阻
单元以及第二可调电阻单元，差动放大器的第一输入端耦接参考电压，第一可调电阻单元与第一并联电阻单元并联于差动放大器的第二输入端与操作电压之间，第二可调电阻单元与第二并联电阻单元并联于差动放大器的第二输入端与接地之间，该第一并联电阻单元以及第二并联电阻单元的电阻值关联于第一输入参数以及第二输入参数。进一步来说，第一并联电阻单元以及第二并联电阻单元可分别包括多个开关，此些开关可反应该第一输入参数以及该第二输入参数改变其导通状态，而调整并联的电阻个数，使该第一并联电阻单元以及该第二并联电阻单元关联于该第一输入参数以及第二输入参数。由上述实施例可知，乘积和计算电路的乘积和计算方法可至少包括下列步骤。首先，调整第一可调电阻单元以及第二可调电阻单元的电阻值(步骤s602)，接着判断差动放大器的输出是否转态(步骤s604)。并于差动放大器的输出转态时，依据差动放大器的输出转态时所对应的第二可调电阻单元的电阻值计算第一输入参数以及第二输入参数的乘积和(步骤s606)。如此藉由并联的电阻结构设计，可有效改善电阻串接数量过多导致电阻值过大的问题，而可大幅降低电路实作的难度。
[0043]
此外，在部份实施例中，可提供耦接于差动放大器的第二输入端与第一并联电阻单元间的第一电阻以及耦接于差动放大器的第二输入端与第二并联电阻单元间的第二电阻，以进一步降低第一可调电阻单元、第一并联电阻单元、第二可调电阻单元以及第二并联电阻单元中的开关的电阻值波动的影响，而可进一步避免乘积和计算电路出现计算错误的情形。
[0044]
综上所述，本发明实施例的差动放大器的第一输入端耦接参考电压，第一可调电阻单元与第一并联电阻单元并联于差动放大器的第二输入端与操作电压之间，第二可调电阻单元与第二并联电阻单元并联于差动放大器的第二输入端与接地之间，处理电路调整第一可调电阻单元以及第二可调电阻单元的电阻值，并依据差动放大器的输出转态时所对应的第二可调电阻单元的电阻值计算第一输入参数以及第二输入参数的乘积和。由于乘积和计算电路主要为并联的电阻结构设计，因此可有效改善电阻串接数量过多导致电阻值过大的问题，而可大幅降低电路实作的难度。在部份实施例中，乘积和计算电路还可包括耦接于差动放大器的第二输入端与第一并联电阻单元间的第一电阻以及耦接于差动放大器的第二输入端与第二并联电阻单元间的第二电阻，以进一步降低第一可调电阻单元、第一并联电阻单元、第二可调电阻单元以及第二并联电阻单元中的开关的电阻值波动的影响，而可进一步避免乘积和计算电路出现计算错误的情形。
[0045]
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。